Verilogとかで書いたプログラムを論理式になおす、特にFPGAで実装できるような形式に変換していく処理を論理合成という。 論理合成はFPGAの他にも、CPLDや、ASICで実装する時も必要な処理。 アルゴリズムが実装される物理的な媒体(FPGAとか、CPLDとか、ASICとか)を「テクノロジー」と呼ぶ。論理素子の基本単位がそれぞれの物理媒体によって異なるので、その実装技術の差を指して「テクノロジー」というらしい。 論理合成の処理も、物理媒体に依存した処理「テクノロジーに依存した処理」と、どの物理媒体に対しても共通的に必要な前処理を「テクノロジー非依存の処理」と呼び、分けてアルゴリズムを考えている。 FPGAの場合は、基本素子がLUT(Look up table)なので、論理式をブーリアンネットワークの形式で表現すると、物理的な媒体へのあてはめ「テクノロジーマッピング」が親和性よくなる、