エントリーの編集
![loading...](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/common/loading@2x.gif)
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
【コラム】コンピュータアーキテクチャの話 (147) 仮想アドレスキャッシュと物理アドレスキャッシュ | エンタープライズ | マイコミジャーナル
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
![アプリのスクリーンショット](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/entry/app-screenshot.png)
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
【コラム】コンピュータアーキテクチャの話 (147) 仮想アドレスキャッシュと物理アドレスキャッシュ | エンタープライズ | マイコミジャーナル
このようにページテーブル方式は自由度が高いアドレス変換方式であるが、科学技術計算でGB単位の巨大な... このようにページテーブル方式は自由度が高いアドレス変換方式であるが、科学技術計算でGB単位の巨大な配列を用いる場合や、データベースのバッファにGB単位の巨大なメモリを使う場合には、メインTLBの全エントリを使っても8KBx1024=8MB程度であり、このような巨大領域はカバー出来ず、TLBミスが頻発する。そして、TLBミスが発生するとメインメモリ上のページテーブルを読む必要があり、メモリアクセスの性能が大幅に低下してしまう。 このような巨大なメモリ領域を効率的に管理するために、最近のプロセサでは、ラージページと呼ぶ大きなサイズのページが扱えるようになっている。例えば、Intelのx86アーキテクチャのプロセサでは標準の4KBページに加えて4MBあるいは2MBのページをサポートしている。また、Sun Microsystems-富士通のSPARCアーキテクチャの場合は、ベースの8KBのページサ