TSMCが7nmなど最新プロセスの開発状況を報告（前編）

TSMCは2017年3月15日（米国時間）にカリフォルニア州で開催したイベント「TSMC Technology Symposium」で、最先端プロセスの開発状況を報告した。その発表からは、FD-SOIプロセスへの対抗心が垣間見えた。 FD-SOIへの対抗馬 TSMCは米国カリフォルニア州サンタクララで開催された年次イベントで、最新の半導体技術に対応したハイエンド、ミドルエンド、ローエンドの新プロセッサの開発計画を明らかにした。FD-SOI（完全空乏型Silicon on Insulator）に対抗する技術として、EUV（極端紫外線）リソグラフィ技術を適用した7nm FinFETプロセスや22nmプレーナ技術などを紹介した。 TSMCは、3nm以降のプロセスに向けた、2種類のチップスタッキング技術を強化することや、RF CMOS、トランジスタ、材料の開発状況についても説明した。さらに、マシン