DE0-Nanoでダブルパルス - Qiita

DE0-Nanoでダブルパルスを出すVerilog HDLのリスト。 初学者ゆえ、よくわかっていないで書いている部分が多々あります。 「こういう書き方のほうがよい」等のアドバイスをいただけると助かります。 module double_pulse(CLOCK, GPIO); input CLOCK; // 50MHz. 1clock = 20nsec. output [33:0] GPIO; parameter [17:0] pulse_cycle = 199999; // 200000*20nsec = 4000usec parameter [17:0] pulse1_start = 0; parameter [17:0] pulse1_width = 200; // 200*20nsec = 4usec parameter [17:0] pulse_interval = 25000; /