EDA最大のイベントである46th Design Automation Conferenceが明日,27日から始まる。今年はDAC本体に加えて,多数の関連イベント(主に学会)が開かれる。その一つである3rd IEEE International Workshop on Design for Manufacturability & Yield(DFM&Y 2009)が,26日に開催された。
![【DAC 2009】米Intelの45nmプロセスの歩留まりが短期間に向上した理由の一端を知る](https://cdn-ak-scissors.b.st-hatena.com/image/square/bed39b5962a5d552c95b6d796db8f55e72d32943/height=288;version=1;width=512/https%3A%2F%2Fxtech.nikkei.com%2Fimages%2Fn%2Fxtech%2F2020%2Fogp_nikkeixtech_hexagon.jpg%3F20220512)
日経エレクトロニクス最新号(2009年7月27日号)の解説記事では,「ダイナミック・リコンフィギュラブル(動的再構成)」技術について取り上げました。記事では,演算器(ALU)をチップ上にマトリクス状に並べた,いわゆる「ALUマトリクス型」の技術を中心に取り上げたのですが,実は最近ではスタティック(静的)なリコンフィギュラブル・デバイスであるFPGAにおいても,システムの稼働中に動的な再構成ができるようになりつつあります。 詳細は本誌記事をご一読頂ければと思いますが,2010年春にFPGA大手ベンダーの米Xilinx, Inc.が,「Virtexシリーズ」において動的部分再構成を正式に商用サポートする予定です(pp.70-71)。 「FPGAで動的再構成って,今までも実現していなかったっけ?」というご指摘があるかもしれません。 実はその通りで,Xilinx社が動的再構成に対応したのは2001
高品質で4インチ(100ミリメートル)の単結晶ウエハーを作る難しさ。それは、炭化ケイ素(SiC)製造の老舗の米クリーですら、マイクロパイプフリーの4インチSiC単結晶ウエハーの供給を開始したのが2007年の秋からという事実からも分かる。 その難しさについて、新日本製鉄(新日鉄)の先端技術研究所の主幹研究員である藤本辰雄が答えてくれた。 「SiCの固体を加熱すると、液体にはならず、いきなり気体になります。その気体から単結晶させるので、昇華再結晶法といいます」 精緻な温度管理で、原子を積み上げる SiCの単結晶は1時間に数ミリメートルのペースで育てられるが、「この時の結晶成長容器内部の温度分布が最も重要だ」と藤本は言う。 「中が全部同じ温度分布になればいいというわけじゃない。正常な結晶を起こすために最適な温度分布があるんです。そこの制御を間違えると、割れが発生したり、マイクロパイプのような欠陥
京都で開催された「2009 Symposium on VLSI Circuits」のSession 14「Discrete-Time Analog」では,無線トランシーバLSIへの適用を目指して,離散時間アナログ回路に関するさまざまなアイデアが登場した。例えば,LSIのリコンフィギュラブル化,低消費電力化を目指して,従来のアナログ回路から離れた離散時間アナログ回路の研究が積極的に行われていることが窺えた(うかがえた)。 同セッションの講演は4件あった。米University of California, Berkeleyは,ダウン・コンバージョンΔ-Σ型A-D変換器を用いて,中心周波数が400MHzから1700MHzまで対応可能で帯域幅が4MHzの受信機を構成した。米Texas Instruments, Inc.は,GSM/GPRS/EDGEの1チップLSIに離散時間信号処理を採用した。東
一般にアナログ回路は,製造プロセスの微細化の恩恵を受けにくい。製造ばらつきによって,線形性などの特性が悪化するからだ。 現在,この特性悪化を補正する手法がさまざま提案されている。例えば,高精度な基準信号源を使う手法や,デジタル信号処理で補正をかける手法である。しかし,いずれも副作用を抱えている。前者は回路規模が大きくなること。後者は,補正実行時にメインの処理を止める必要があることだ。そこでNECエレクトロニクスは,こうした副作用がない回路アーキテクチャを開発した。具体的には,メイン処理のバックグランドで補正をかけることができるアーキテクチャでかつ,実現に必要な回路面積が極めて小さい手法だという。
先日,Wi-Fi向けのRFフロントエンドなどを手掛けるカナダSiGe Semiconductor, Inc.の会見に参加しました(関連記事)。あまり聞きなれない会社ですが,ここ数年で急成長を遂げており,2008年のWi-Fi向けRFフロントエンド市場では世界1位の座を獲得しているそうです。 その同社が成功の理由として挙げているのが,「ファブレスであること」(同社)です。競合他社のほとんどがチップを自社製造しているのに対し,同社は米IBM Corp.などに製造を委託することで,自らは設計技術やIPの開発に集中する戦略を採っています。その手法は,「CMOS分野で成功したファブレス企業に学んだ」(SiGe社)とのこと。ファブレスの成功モデルが,CMOS分野からSiGe BiCMOSやGaAsチップの分野にまで広がってきたことを示す事例といえます。 こうした動きを見ていると,今なお自社製造を続けて
第2回:最大のターゲットはテレビ,CE 3100で放送とネットをつなぐ Eric B. Kim氏 Intel社 Digital Home Group, Senior Vice President, General Manager (前回から続く) Intel社は,テレビ向けSoCとしては「常識外れ」ともいえる性能を持つチップ「Intel Media Processor CE 3100」(開発コード名:Canmore)を開発した(チップの概要はこちら)。このチップの狙いについて,Intel社でDigital Home Group, Senior Vice President, General Managerを務めるEric B. Kim氏に聞いた。 ─CE 3100が対象とするデジタル家電は。 五つある。(1)Blu-ray Discプレーヤーなどの光ディスク機器,(2)インターネットに接続
東京大学生産技術研究所 教授の平川一彦氏らは,ヒューズやフィラメント,LSI中の配線などの金属線に大きな電流が流れた際に断線する「エレクトロマイグレーション」現象の原子レベルでの機構を解明したと発表した。同氏らが微細な金属線を使って実験したところ,ある一定の電圧(臨界電圧)を超えると電子が金属線から一つずつ外れることが分かったという。エレクトロマイグレーションは,これまでジュール熱によって金属が溶ける,あるいは電子の衝突によって金属原子が移動する(電子風効果)によって起こると考えられており,断線するかどうかは電流密度に依存するとみられていた。
大規模LSI(SoC:system on chip)の設計が終わらず何度も変更を繰り返す,歩留まりが上がらない,製品化したがチップ面積が大きく競争力がない――LSI製造プロセスの微細化が進む中,こういった問題が頻繁に発生するようになった。その原因の一つとして,設計でバラつきや雑音を十分に考慮できないことが挙げられる。 これらは地道でなかなか日の当たりにくい課題だが,バラつきや雑音の問題を予測し,それを考慮して設計できれば,先端LSIの設計/製造で優位に立ち,LSIの競争力が格段に増す可能性がある。 NECやNECエレクトロニクスで長年,アナログ回路やメモリ,SoCなどの開発に携わり,現在は台湾eMemory Technology Inc.のSenior Advisorを務める湯川 彰氏に,バラつきや雑音に関する技術の現状と今後の取り組み方を聞いた。(聞き手は安保秀雄=編集委員) 問 最近の
性能と信頼性はTSV(Si貫通ビア)並みに高く,コストはワイヤー・ボンディング並みに低い。このような特徴を持つ3次元積層デバイス向けチップ間データ通信技術「ワイヤレスTSV(無線TSV)」。これまで相次いで研究発表されてきたものの「信頼性が低い」などとして,多くの大手LSIメーカーが実用レベルにはないとみなしてきた。
産業技術総合研究所は,ダイヤモンドを半導体として利用する深紫外LEDを開発した。発光波長は235nmの深紫外線。出力は,320mAの電流を注入時に30μWである。
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く