パネリスト 左から道正氏,濱崎氏,後藤氏,須川氏,大黒氏,小野寺氏。司会(右端)は川人氏。日経BPが撮影。スライドは川人氏が見せたもの。 「サブ100nm CMOSデバイスによるアナログ回路設計の課題と展望」というタイトルが付いたパネル討論会が催された。タイトルからは「45nm世代以降を見据えて,ますます難しくなるアナログで,どのように性能を確保するか」という視点で,設計や製造の厳しさを主に語る議論が進むと(筆者には)思われた。しかし,実際にパネル討論会が始まると,産業界で必要とされるアナログの姿が浮かび上がってきた。 このパネル討論会は,電子情報通信学会の集積回路研究会と映像情報メディア学会の情報センシング研究会が,北海道大学で2008年10月22日~24日に共催した研究会で行なわれた。パネラはパナソニックの道正志郎氏,日本テキサス・インスツルメンツの濱崎利彦氏,富士通研究所の後藤邦彦氏
![「とんがった単体性能より,システムにとって最適な性能」,アナログの明日を考えるパネル討論会](https://cdn-ak-scissors.b.st-hatena.com/image/square/bed39b5962a5d552c95b6d796db8f55e72d32943/height=288;version=1;width=512/https%3A%2F%2Fxtech.nikkei.com%2Fimages%2Fn%2Fxtech%2F2020%2Fogp_nikkeixtech_hexagon.jpg%3F20220512)