追記 NehalemにもTLBエラッタが存在？:パソコンつくーる
Fudzilla Nehalem also has a TLB bug Core i7にもTLBエラッタが発見されたようですね。 IntelのPDFの37ページにある"AAJ1 Clarification of TRANSLATION LOOKASIDE BUFFERS (TLBS) Invalidation"という部分に書かれています。 稀にハングアップしたりデータが壊れてしまう事があるようです。 TLBエラッタといえば少し前にPhenomで問題になりましたが、BIOSの修正で直りましたね。 しかし10%程度パフォーマンスが低下してしまいました。 今回もBIOSのアップデートで修正されるようですが、パフォーマンスの低下があるのか、また起こるとしたらどれぐらいの確率なのかが気になりますね。 大事にならなければ良いですが･･･ The Tech Report Do Core i7s have
【コラム】コンピュータアーキテクチャの話 (146) TLBの構造とTLBミスへの対応法 | エンタープライズ | マイコミジャーナル
図5.5に2wayセットアソシアティブ方式のTLBの構造を示す。仮想アドレス(Virtual Address)の中位の部分をインデックスとしてTLBをアクセスし、上位仮想アドレス(VA H)の一致を検査し、一致したWayの物理アドレスと属性を使用する。また、どちらのwayもヒットしなかった場合(TLBミス)は、メモリ上のページテーブルを読んで物理アドレスと属性を得る。そして、その内容をTLBに登録する。 TLBミスが発生した場合、ハードウェアがメモリ上のページテーブルを読んでTLBを入れ替えるプロセサもあるが、後述の2段階のページテーブルのようにアドレス変換構造が複雑になるにつれて、OSに割り込みを上げて、ソフトウェア的にページテーブルを読み、TLBの内容を入れ替えるという方式のプロセサが多くなって来ている。 図5.5 2wayセットアソシアティブ方式のTLB ページテーブルはプログラム(
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
