並び順

ブックマーク数

期間指定

  • から
  • まで

121 - 160 件 / 222件

新着順 人気順

RISC-Vの検索結果121 - 160 件 / 222件

  • 第254回 IntelがRISC-Vに急接近、でも組み込み向けは失敗の歴史?

    Armの対抗として注目を集めている「RISC-V」。そのRISC-Vを採用したプロセッサの設計を行っている「SiFive」とIntelが最近急接近しているという。既にIntelが、ファウンドリサービス(半導体製造サービス)でSiFiveのプロセッサを採用している。さらに、SiFiveをIntelが買収するのでは、といううわさも。ただ、それには不安な要素も……。 プロセッサ、特に最近では「RISC-V」に注目している人であれば、「SiFive」という会社の名を聞いたことがあるだろう。RISC-VはオープンなRISC命令セットの規格であり、最近、特に人気が高まっている。 その起源は、カリフォルニア州のカリフォルニア大学(UC:University of California)バークレー校にある。現在、規格そのものはRISC-V Internationalという非営利団体(本拠地はスイス、中立性

      第254回 IntelがRISC-Vに急接近、でも組み込み向けは失敗の歴史?
    • Arm「Custom Instruction」の衝撃、RISC-Vへの徹底抗戦を貫く

      Arm「Custom Instruction」の衝撃、RISC-Vへの徹底抗戦を貫く:Arm最新動向報告(6)(1/3 ページ) 2019年10月6~8日にかけてArmが年次イベント「Arm TechCon 2019」を開催した。本連載では、同イベントの発表内容をピックアップする形で同社の最新動向について報告する。まずは、Armのこれまでの方針を大転換することとなった、ユーザーに独自命令を組み込むことを許す「Custom Instruction」について紹介しよう。 ⇒連載「Arm最新動向報告」バックナンバー 2018年12月~2019年5月まで、米国で開催されたArmの年次イベント「Arm TechCon 2018」の発表をテーマごとにピックアップして「Arm最新動向報告」というミニ連載を展開してきた。そして2019年も10月6~8日にかけて、米国サンノゼコンベンションセンターで「Arm

        Arm「Custom Instruction」の衝撃、RISC-Vへの徹底抗戦を貫く
      • 中国Pingtougeが16コアの「RISC-Vプロセッサ」を開発

        中国Alibaba Groupの半導体チップメーカーであるPingtouge Semiconductor(以下、Pingtouge)は2019年7月、AI(人工知能)、5G(第5世代移動通信)、IoT(モノのインターネット)、自動運転車のインフラストラクチャに向けたRISC-Vベースのプロセッサ「Xuantie 910」を発表した。 中国Alibaba Groupの半導体チップメーカーであるPingtouge Semiconductor(以下、Pingtouge)は2019年7月、AI(人工知能)、5G(第5世代移動通信)、IoT(モノのインターネット)、自動運転車のインフラストラクチャに向けたRISC-Vベースのプロセッサ「Xuantie 910」を発表した。同社は「これまでで最も強力なRISC-Vベースのプロセッサ」と主張する。 Pingtougeは、中国・上海で開催されたカンファレン

          中国Pingtougeが16コアの「RISC-Vプロセッサ」を開発
        • 第587回 RISC-Vベースの“AIoTカメラ”であるM5StickVをUbuntuで使う | gihyo.jp

          M5StickVはRISC-VベースのAIoT(AI+IoT)カメラです。今回はこのM5StickVを使うにあたって、Ubuntu側からファームウェアアップデートや既存のプログラムの実行などを行ってみましょう。 M5StickVの概要 M5StickVはM5Stackが販売している、RISC-VベースのSoCを搭載した小型カメラデバイスです。その大きな特徴は、SoC内にニューラルネットワーク用のアクセラレーターを搭載していることでしょう。これにより親指大サイズのデバイスでありながら、リアルタイムでの顔認識など、高度なAI機能を驚くほど低消費電力で実現できています。 M5StackはもともとスタッカブルなIoTデバイスであるM5Stackや、スティック型のM5StickCなどを販売してきました。これらの従来機がEspressif SystemsのマイクロコントローラーであるESP32を採用し

            第587回 RISC-Vベースの“AIoTカメラ”であるM5StickVをUbuntuで使う | gihyo.jp
          • 「RISC-Vは不可避の存在」、RISC-V Summit 2022詳報

            RISCの共同開発者であるDavid Patterson氏は、2022年12月に掲載された米国EE Timesのゲスト論説の中で、RISC-V命令セットアーキテクチャ(ISA)に関する5つの誤解について説明している。また、RISC-V ISAの管理/推進を目指すコンソーシアム「RISC-V International」のプレジデントを務めるCalista Redmond氏は、2022年12月12~15日(米国時間)に開催した「RISC-V Summit 2022」において、「RISC-Vはもはや不可避の存在だ」と明言した。 あらゆるプロセッサコアに対応する「最高のエコシステムを実現」 Redmond氏は、「RISC-Vはいずれ、最高クラスのCPUと、そこで動作可能なソフトウェアが開発され、あらゆる種類のマイクロプロセッサコアシリーズに対応可能な最高のエコシステムを実現するだろう」と述べた。

              「RISC-Vは不可避の存在」、RISC-V Summit 2022詳報
            • 1000コアを搭載、RISC-VベースのAIアクセラレーター

              1000コアを搭載、RISC-VベースのAIアクセラレーター:EsperantoがHot Chips 33で発表(1/2 ページ) 新興企業Esperantoは、これまで開発の詳細を明らかにしてこなかったが、2021年8月22~24日にオンラインで開催された「Hot Chips 33」において、業界最高性能を実現する商用RISC-Vチップとして、ハイパースケールデータセンター向けの1000コア搭載AI(人工知能)アクセラレーター「ET-SoC-1」を発表した。 「RISC-V」でハイエンドを 新興企業Esperantoは、これまで開発の詳細を明らかにしてこなかったが、2021年8月22~24日にオンラインで開催された「Hot Chips 33」において、業界最高性能を実現する商用RISC-Vチップとして、ハイパースケールデータセンター向けの1000コア搭載AI(人工知能)アクセラレーター「

                1000コアを搭載、RISC-VベースのAIアクセラレーター
              • RISC-V CPU搭載のボードコンピュータを発売

                標準OSにLinuxを採用、IoTエッジデバイスなどの用途を視野に アルファプロジェクトは2023年6月、64ビットRISC-V CPUコアを内蔵したルネサス エレクトロニクス製の汎用MPU「RZ/Five」を搭載した組込みボードコンピュータ「AP-RZFV-0A」の販売を始めた。IoT(モノのインターネット)エッジデバイスなどの用途に向ける。 AP-RZFV-0Aは、動作周波数が最大1GHzのRZ/Fiveをはじめ、QSPI対応フラッシュメモリを64Mバイト、DDR3L対応SDRAMを512Mバイト、Pmodインタフェースを2ポートおよび、CAN FDやイーサネットといった各種のインタフェースをサポートしている。また、ルネサスが提供する動作検証済みパッケージ「RZ/Five Verified Linux Package」を活用すれば、Linuxを標準OSとして用いることができる。 AP-

                  RISC-V CPU搭載のボードコンピュータを発売
                • xv6が動くRISC-Vエミュレータを作った

                  教育用のシンプルなOSであるxv6が動くRISC-Vエミュレータを作成しました。エミュレータのソースコードは全てd0iasm/rvemuのリポジトリで公開しています。本記事では、OSを動かすまでに実装したエミュレータの機能について、大きな変更をしたコミットのソースコードをたどることによって振り返ります。 注意:あとから実装のミスに気付いて直すことを繰り返しているため、各時点のソースコードが必ずしも正しい実装とは限りません。 2019年10月22日 (143c7d5: src/lib.rs) リポジトリを作成して初めてのコミット。勉強のためにRustで開発したい、そして、エミュレータをブラウザで動かすためにWebAssemblyにコンパイルしたいと考えていたため、Rust and WebAssemblyのチュートリアルにあるテンプレートを使用して環境を整えた。src/lib.rs内でimpo

                  • 数は力? RISC-VベースのAIチップを開発するEsperanto AIプロセッサーの昨今 (1/4)

                    Transmetaの創業者が プロセッサー会社を立ち上げる David Ditzel氏といえばTransmetaの創業者兼CEOとしてまだ記憶に残っておられる読者もいるだろう。Transmetaの話は連載58回でしているが、他にも連載127回や連載423回で名前が出ていたりする。 そのDitzel氏、TransmetaのCEOを降りた後なにをしていたかというと、実はしばらくの間インテルにいた。 さすがにこれには驚いたのだが、このインテルにいた間は報道陣の前に出てくるような機会もなく、なにをやっているかを聞くこともできなかった。ただDitzel氏は2013年11月にインテルを辞職。その後なにをやっているか消息不明であった。 そのDitzel氏が1年後となる2014年11月に創業したのがEsperanto Technologies, Inc.である。この頃「Ditzel氏が匂いを分析するプロセ

                      数は力? RISC-VベースのAIチップを開発するEsperanto AIプロセッサーの昨今 (1/4)
                    • Qualcomm、スマートウォッチ向けにRISC-VベースのSnapdragon WearをGoogleと共同開発

                        Qualcomm、スマートウォッチ向けにRISC-VベースのSnapdragon WearをGoogleと共同開発
                      • BeagleV™

                        • Video Decoder/Encoder(H264/H265) up to 1 channel 4K@60FPS or 8 channel 1080p@30FPS • Dual channels of ISP, each channel support up to 4K@30FPS • 2 x MIPI-CSI, 1 x MIPI-DSI • 1 x HDMI support up to 1080P@30FPS • Support MIPI-CSI TX for video output after ISP and AI processing • JPEG Encoder/Decoder • 4 x USB 3.0 Ports • 1 x Gigabit Ethernet • 1 x 3.5mm Audio jack • Support TRNG and OTP • Support

                        • 【やじうまPC Watch】 初のRISC-V搭載ノートPCがRISC-V Weekにて公開

                            【やじうまPC Watch】 初のRISC-V搭載ノートPCがRISC-V Weekにて公開
                          • VIA C3を開発したCentaurをインテルが買収、もとはMIPSだったArchiTekのRISC-Vコア (1/3)

                            VIA C3を開発したCentaurをインテルが買収、もとはMIPSだったArchiTekのRISC-Vコア 今週は中休みとして、過去の記事のアップデートを2つお届けしたい。 ついにCentaurが消える 連載560回で説明したCentaur。もともとはGlenn Henry氏が1995年に立ち上げたファブレスのx86互換プロセッサー開発企業である。 Glenn Henry氏、もともとはヘリコプターパイロット(1962~1963年)だったが、視力の問題で引退を余儀なくされ、その後何社かを経由してなぜかIBMのフェローになっているという、これはこれで不思議な経歴を持つ方である。IBM時代は、System/32やSystem/38、IBM PC RTなどに関わったという話は連載493回で触れた。 その後IBMを退職し、DellでSVP兼CTO(Dellとしては初めてのR&D部門のVPとして迎え

                              VIA C3を開発したCentaurをインテルが買収、もとはMIPSだったArchiTekのRISC-Vコア (1/3)
                            • Precursor

                              Made For a Lab. Fits in a Pocket. Verifiable by Design.Precursor is an open hardware development platform for secure, mobile computation and communication. This pocket-sized device accommodates a built-in display, a physical keyboard, and an internal battery while remaining smaller and lighter than the average smartphone. Precursor was built for use on the road, but it compromises nothing as a dev

                                Precursor
                              • RISC-VベースSoCを搭載したIoT向け超小型SBC、ASUS「Tinker V」 - エルミタージュ秋葉原

                                RISC-VベースSoCを搭載したIoT向け超小型SBC、ASUS「Tinker V」 2023.03.15 11:01 更新 2023.03.14 配信 Linux DebianとYoctoをサポート ASUSTeK Computer(本社:台湾)は2023年3月14日(現地時間)、RISC-VベースのSoCを搭載するIoT向け超小型SBC「Tinker V」を発表した。 オープンソースのRISC-VベースのSoC「AndesCore AX45MP」(シングルコア/1.0GHz)を採用しているため、用途に合わせて自由にカスタマイズや最適化ができるのが特徴。またサイズもコンパクトなため、様々な産業向けIoTアプリケーションに向く。 主なスペックはメモリがDDR4 1GB、ストレージはeMMC 16GB、インターフェイスはmicroUSB×1、microUSB(OTG)×1、ギガビットLAN

                                  RISC-VベースSoCを搭載したIoT向け超小型SBC、ASUS「Tinker V」 - エルミタージュ秋葉原
                                • 1万円以下で入手可能——4コア64ビットSoC搭載のRISC-V開発ボード「VisionFive 2」|fabcross

                                  RISC-VベースのCPUを搭載した開発ボード「VisionFive 2」がKickstarterに登場し、キャンペーン開始後24時間以内に目標額を達成するほど人気を集めている。 VisionFive 2は、SiFive「U74」クアッドコア(1.5GHz)を搭載する「JH7110」64ビットSoCと、GPU「IMG BXE-4-32」を統合した完全オープンソースのRISC-Vシングルボードコンピューター。RAMは2GB/4GB/8GBをラインアップする。大きさは72×100mmだ。 VisionFive 2は対応インターフェースが豊富で、HDMI 2.0、MIPI DSI(4レーン×1、2レーン×1)、MIPI CSI、ギガビット対応LANポート×2、USB 2.0×2、USB3.0×2、SSD用M.2 M-Key、40ピンGPIOヘッダー、オーディオ端子に加え、eMMC、Quad SP

                                    1万円以下で入手可能——4コア64ビットSoC搭載のRISC-V開発ボード「VisionFive 2」|fabcross
                                  • 第6版「RISC-V版ヘネパタ最終版6」邦訳 9/30のRISC-V Day会場で廉売。消費税割引! | RISC-V 協会 | RISC-V Association

                                    チューリング賞受賞(2017年度)記念翻訳版 コンピュータ科学最高の栄誉であるチューリング賞をRISCアーキテクチャへの貢献により2018年に受賞したヘネシーとパターソンによる 『コンピュータアーキテクチャ 定量的アプローチ[第6版]』 ヘネシーはGoogleの親会社Alphabet会長、パターソンはRISC-V財団副会長かつGoogleのExtinguished Engineerとして、オープンなアーキテクチャRISC-Vを解説すると共に、Googleのウェアハウススケールコンピュータ(WSC)を総合的実例として本書で初めて世界に公表した。 本書はこのテーマの世界最高峰のテキストだが、2人による最後のブック形式の書と目されている。 訳者あとがき 2014年3月の『コンピュータアーキテクチャ 定量的アプローチ 第5版』の発刊から3年9か月後、2017年12月に、本書の原著であるComput

                                      第6版「RISC-V版ヘネパタ最終版6」邦訳 9/30のRISC-V Day会場で廉売。消費税割引! | RISC-V 協会 | RISC-V Association
                                    • iPhoneのGPUを供給していたImagination、RISC-V CPUを開発 - iPhone Mania

                                      iPhoneのGPUを供給していたImagination、RISC-V CPUを開発 2021 12/08 iPhone7シリーズまでAppleにGPUを供給していたImaginationが、RISC-VアーキテクチャのCPUを発表しました。 Catapultと呼ばれるこのCPUシリーズはさまざまな市場をターゲットにしており、5G通信モデムのその1つだといいます。 組み込み用途から高性能まで幅広いラインナップを取りそろえる CatapultシリーズはオープンアーキテクチャであるRISC-Vアーキテクチャを採用したCPUです。 すでに組み込み分野向けの製品は出荷中であり、2024年にはArmと同じくアウトオブオーダー実行に対応した高性能なものをリリースするとしています。 また、RISC-V Internationalが発表した新しい仕様にも対応し、今後も新しい命令セットを統合していく予定です

                                        iPhoneのGPUを供給していたImagination、RISC-V CPUを開発 - iPhone Mania
                                      • 2019年のこれまでに発表したRISC-V関連の発表資料をすべてアップロードしました - FPGA開発日記

                                        思い出したように、というかすっかり忘れていたのですが、2019年のこれまでに発表した私のRISC-V関連の資料をすべてSpeakerDeckにアップロードしました。 2019年もまだまだ続きますが、年末になるまでずっとHDDの肥やしにしているのはもったいないので、思い出した時点でアップロードしておきます。 2019年のこれまでの発表資料は以下の通りです。 オープンソースCPUアーキテクチャ 「RISC-V」を中心に変わる半導体の世界 xSIG2019 2019/05/28 10:00 – 11:30 慶應義塾大学 藤原洋記念ホール speakerdeck.com ますます注目されるオープンCPUアーキテクチャRISC-Vの最新動向 ET-West 2019 2019/06/14 テクニカルセッション speakerdeck.com 今後9月から10月にかけて半導体関係のイベントが続くので、

                                          2019年のこれまでに発表したRISC-V関連の発表資料をすべてアップロードしました - FPGA開発日記
                                        • IAR DevCon Tokyo 2019から見えたRISC-Vの現状と今後

                                          スウェーデンに本社を持つIAR Systems Groupは、「IAR Engineering Workbench」という統合開発環境で、主に組み込み向けのソフトウェア業界では非常に有名な企業であるが、このIAR Systems Groupの日本子会社であるIARシステムズが10月29日、「IAR DevCon Tokyo 2019」を開催した。 通常であれば、ここで基調講演などカンファレンスの様子をお届け…という話題になるのだが、実のところ今回のカンファレンスでは特段の新製品などの発表があった訳ではなかったことなどもあり、IAR DevConそのもののレポートではなく、台湾Andes Technologyと米SiFiveがRISC-Vをテーマとした招待講演を行ったので、このSiFiveの招待講演の内容を中心に、昨今のRISC-Vの立ち位置と今後の動向についてレポートしたい。 日本は2~3

                                            IAR DevCon Tokyo 2019から見えたRISC-Vの現状と今後
                                          • X-Silicon、一つのコアでCPUとGPUの両方を実現できる「C-GPU」アーキテクチャ ~ 命令にはRISC-Vを活用 - Nishiki-Hub

                                            3行まとめ 米国のスタートアップであるX-Siliconは、非常に面白い構想と展開を明らかにしました。それは、CPUとGPUの両方の処理を行えるアーキテクチャ「C-GPU」です。 C-GPU コアの構造 動作 オープン 関連リンク C-GPU 今回明かされたのは「C-GPU」(Unified Compute Graphics Engine)の計画です。このC-GPUは、GPUの命令もCPUと同じ命令にしてしまって、単一のコアでCPUとGPU両方(あるいはその他のアクセラレータ全て)の処理を行えたら良いことあるやん。というものになります。つまり、C-GPUアーキテクチャでのコアは「何でも屋」になるわけです。あるいは、CPUにもなれる、分割可能なFPGAとしても正しいでしょうか。 具体的に説明します。現在普及しているシステムにおいて、CPUとGPUは別々のアーキテクチャとして設計されています。

                                              X-Silicon、一つのコアでCPUとGPUの両方を実現できる「C-GPU」アーキテクチャ ~ 命令にはRISC-Vを活用 - Nishiki-Hub
                                            • 第806回 Ubuntu 24.04 LTSの開発版をVisionFive 2のM.2 NVMeストレージにインストールする | gihyo.jp

                                              Ubuntu Weekly Recipe 第806回Ubuntu 24.04 LTSの開発版をVisionFive 2のM.2 NVMeストレージにインストールする 「VisionFive 2」はStarFive Technology製のRISC-Vシングルボードコンピューター(SBC)です。今回はこのVisionFive 2のM.2 NVMeストレージにUbuntuの最新開発版である24.04(noble)をインストールしてみましょう。 2種類存在するUbuntuインストーラー VisionFive 2については、これまでにも次の回で紹介してきました。 第752回:「RISC-VのシングルボードコンピューターであるVisionFive 2を使ってみる」 第753回:「VisionFive 2でriscv64なUbuntuを動かす」 これらの記事が公開された2023年3月時点では、Ubun

                                                第806回 Ubuntu 24.04 LTSの開発版をVisionFive 2のM.2 NVMeストレージにインストールする | gihyo.jp
                                              • GitHub - cnlohr/mini-rv32ima: A tiny C header-only risc-v emulator.

                                                mini-rv32ima is a single-file-header, mini-rv32ima.h, in the STB Style library that: Implements a RISC-V rv32ima/Zifencei†+Zicsr (and partial su), with CLINT and MMIO. Is about 400 lines of actual code. Has no dependencies, not even libc. Is easily extensible. So you can easily add CSRs, instructions, MMIO, etc! Is pretty performant. (~450 coremark on my laptop, about 1/2 the speed of QEMU) Is hum

                                                  GitHub - cnlohr/mini-rv32ima: A tiny C header-only risc-v emulator.
                                                • 作って学ぶコンピュータアーキテクチャ ——LLVMとRISC-Vによる低レイヤプログラミングの基礎

                                                  この本の概要 コンピュータアーキテクチャ,とくにCPUの命令セットアーキテクチャについて,RISC-Vを例に「上のレイヤからアプローチする」ことで理解を深めることを目的とした一冊。本書を一通り読み終えるころには,低レイヤに対する一段上の実力がついているはずです! こんな方におすすめ 性能向上などのためにコンピュータアーキテクチャを理解したいエンジニア RISC-VやLLVMへの理解を深めたいエンジニア この書籍に関連する記事があります! 「低レイヤ」を,なぜ・どうやって学ぶのか コンピュータアーキテクチャ,とくにCPUの命令セットアーキテクチャについて,RISC-Vを例に「上のレイヤからアプローチする」ことで理解を深めることを目的とした一冊。本書を一通り読み終えるころには,低レイヤに対する一段上の実力がついているはずです! 第1章:コンピュータアーキテクチャとISAの基礎知識 コンピュータ

                                                    作って学ぶコンピュータアーキテクチャ ——LLVMとRISC-Vによる低レイヤプログラミングの基礎
                                                  • ASUS、産業IoT向けのRISC-V採用シングルボードコンピュータ「Tinker V」

                                                    ASUS JAPANは3月23日、64ビットRISC-Vベースのプロセッサを採用したシングルボードコンピュータ「Tinker V」を発表した。 産業用IoTアプリケーションの利用に適したモデルで、Debian LinuxおよびYocto Linuxをサポート。メモリは1GB、ストレージは16GB eMMCを内蔵し、インタフェースとしてGPIO、micro USB、ギガビットLAN×2、CAN-Bus×2、RS232 COMポート×2を搭載した。-20度から60度までの幅広い動作温度を実現しているのも特徴だ。 またASUS JAPANは、GPUコンピューティングアプリケーション向けとなるエッジAIシステム「PE6000G」を発表した。サンプル出荷時期は2023年第2四半期の予定だ。

                                                      ASUS、産業IoT向けのRISC-V採用シングルボードコンピュータ「Tinker V」
                                                    • SiFiveが64ビットRISC-Vコア「P650」を発表

                                                      SiFiveは2021年12月2日、RISC-VプロセッサコアIP(Intellectual Property)「Performance P650(以下、P650)」を発表した。複数プロセッサコアの大規模アレイを必要とする、ハイエンドサーバをはじめ、各種アプリケーションをターゲットとする。 SiFiveは2021年12月2日、RISC-VプロセッサコアIP(Intellectual Property)「Performance P650(以下、P650)」を発表した。複数プロセッサコアの大規模アレイを必要とする、ハイエンドサーバをはじめ、各種アプリケーションをターゲットとする。 P650は、64ビットのRISC-Vアーキテクチャで、アウトオブオーダー命令のパイプラインや分岐予測も備える。SiFiveは2021年6月に「Performance P550」プロセッサコアを発表していて、そこからわ

                                                        SiFiveが64ビットRISC-Vコア「P650」を発表
                                                      • 日本との協業を加速するTenstorrent LSTCにチップレットIPをライセンス供与

                                                        日本との協業を加速するTenstorrent LSTCにチップレットIPをライセンス供与:Rapidusとも提携を発表(1/2 ページ) Tenstorrentが、AI(人工知能)アクセラレーターの開発において日本との協業を加速している。2024年2月には、同社のRISC-V CPU「Ascalon」のカスタムバージョンを含む3つのチップレット設計を、日本の技術研究組合 最先端半導体技術センター(LSTC)にライセンス供与すると発表した。 Tenstorrentは2024年2月27日(米国時間)、同社のRISC-V CPU「Ascalon」のカスタムバージョンを含む3つのチップレット設計を、日本の技術研究組合 最先端半導体技術センター(LSTC)にライセンス供与すると発表した。TenstorrentのチーフアーキテクトであるWei-Han Lien氏が米EE Timesに語ったところによる

                                                          日本との協業を加速するTenstorrent LSTCにチップレットIPをライセンス供与
                                                        • RISC-Vのk210というマイコンでQuakeやDOOM, MMDを動かす - gombeのブログ

                                                          本題は後半です。 次はquake 1, やっぱ中華製マイコンは強いね #k210 #riscv pic.twitter.com/g98PZOZXNu — gombe (@elect_gombe) 2019年3月22日 k210とは AIマイコンで、画像処理特に認識動作が高速なのが特徴です。 人の顔検出がヌルヌルにかつリアルタイムに動きます。 これ結構すごくて、RaspberryPi用にうまく書いても、普通は性能不足で数fpsくらい、滑らかに見せるためには別に動体検出などを組み合わせることも多いようですが、k210だと検出機能だけでヌルヌルに検出できます。 これは、KPUという画像のCNNに特化したプロセッサが搭載されているためで、これにより学習済みの顔検出のモデルを用いて高速に行うことができるという原理です。 CNNとは 畳み込みニューラルネットワークとよばれていて、かんたんに言えば、様々

                                                            RISC-Vのk210というマイコンでQuakeやDOOM, MMDを動かす - gombeのブログ
                                                          • 2020年10月7日 RISC-VのUEFIブート、Linux 5.10でイニシャルサポートへ | gihyo.jp

                                                            Linux Daily Topics 2020年10月7日RISC-VのUEFIブート、Linux 5.10でイニシャルサポートへ x86やArmとは異なるオープンスタンダードなISAとしてここ1、2年、注目度が高まっているアーキテクチャ「RISC-V⁠」⁠。LinuxカーネルでもRISC-Vのサポートを拡大する動きが活発化しており、Western DigitalでプリンシパルR&Dエンジニアを務めるAtish Patraがその中心的役割を務めている。10月2日(米国時間⁠)⁠、Patraはカーネル開発者用のGitにRISC-VのUEFIブートに関連する「EFIラインタイムサービス」「⁠early ioremapサポート」などいくつかのパッチを投稿、これらのマージが順調に進めば「Linux 5.10」でのRISC-VにおけるUEFIイニシャルサポートが実現しそうだ。 kernel/git/

                                                              2020年10月7日 RISC-VのUEFIブート、Linux 5.10でイニシャルサポートへ | gihyo.jp
                                                            • RISC-V上にオープンなセキュリティ基盤構築へ

                                                              セキュアオープンアーキテクチャ・エッジ基盤技術研究組合(TRASIO)は、オープンソースの命令セットアーキテクチャ(ISA)である「RISC-V」上に、オープンなセキュリティ基盤を構築するための研究開発に取り組む。 産業用市場における実用化目指す セキュアオープンアーキテクチャ・エッジ基盤技術研究組合(TRASIO:Technology Research Association of Secure IoT Edge application based on RISC-V Open architecture)は2019年11月、オープンソースの命令セットアーキテクチャ(ISA)である「RISC-V」上に、オープンなセキュリティ基盤を構築するための研究開発に取り組むと発表した。 TRASIOは、「AIエッジ向けセキュリティ技術の試験研究」を行うため、2019年8月に設立された技術研究組合である

                                                                RISC-V上にオープンなセキュリティ基盤構築へ
                                                              • Debian、RISC-Vを正式なアーキテクチャとしてサポートへ | gihyo.jp

                                                                Debian開発者のAurelien Jarnoは7月23日、DebianプロジェクトのRISC-V開発者向けメーリングリストに「riscv64 is now an official architecture」と題したメッセージを投稿、次期リリースの「Debian 13 "Trixie"」ではRISC-Vが正式なCPUアーキテクチャ(riscv64)としてサポートされることを明らかにした。 riscv64 is now an official architecture -lists.debian.org この決定に従い、RISC-VチームはRISC-Vパッケージのビルド作業を進めていくことになる。現時点ではまだパッケージングの初期段階であるため、RISC-V用のSidやExperimentalのアーカイブはほとんど空の状態だが、開発チームのManuel Fernandez Montecel

                                                                  Debian、RISC-Vを正式なアーキテクチャとしてサポートへ | gihyo.jp
                                                                • RISC-Vのベクトル拡張命令の仕様書を(ほぼ)日本語化したので公開する - FPGA開発日記

                                                                  というか昔からずっと昔から公開していたのだけれども、場所を全く公開していなかっただけで。 RISC-Vのベクトル拡張命令の仕様がかなり固まってきた。現在は0.7.1が公開されている。と思ったら以下のドキュメントをよく見てみると0.7.2に更新されているのでどっちが正しいのかな?まあいいや。 RISC-V "V" Vector Extension Version 0.7.2-draft-20190616 undefined https://riscv.github.io/documents/riscv-v-spec/ とりあえず、上記の資料を読みながらちまちまと日本語化してみた。これは別に営利目的などではなく、完全に自分の趣味で理解のために翻訳してみたかったところがある。しかし翻訳しながら「なんじゃこりゃ?」な部分はとりあえず飛ばして先に進んだりしたので、すべて理解をしているかというとそれは

                                                                    RISC-Vのベクトル拡張命令の仕様書を(ほぼ)日本語化したので公開する - FPGA開発日記
                                                                  • Sipeed M1 dockを動かしてみた - Qiita

                                                                    はじめに Seeed studioからK210というKPU(AIアクセラレータ付き)のマイコンボード「Sipeed M1 dock suit」が発売されているので、試してみました。 マイコンボード自体の詳しい説明は公式ドキュメントもありますので省きますが、主に下記のような特徴を持つK210と呼ばれるモジュールにブレークアウトボードをくっつけた基板に、OV2640カメラと2.4インチLCDをセットにしたキットがSipeed M1 dock suitです。 RISC-V×2で構成されるCPU CNNアクセラレータであるKPU ハードウェアFFTに対応したAPU そのほかGPIO、SPI、I2CなどのIOを持つ 今回はSeeed studioの公式サイトから直輸入で購入しましたが、注文から到着までおよそ2週間でした。ChinaPost経由でボコボコの箱が届きましたが、中身は無事でした笑 技適マー

                                                                      Sipeed M1 dockを動かしてみた - Qiita
                                                                    • Amazon.co.jp: RISC-VとChiselで学ぶ はじめてのCPU自作 ――オープンソース命令セットによるカスタムCPU実装への第一歩: ⻄⼭悠太朗, 井⽥健太: 本

                                                                        Amazon.co.jp: RISC-VとChiselで学ぶ はじめてのCPU自作 ――オープンソース命令セットによるカスタムCPU実装への第一歩: ⻄⼭悠太朗, 井⽥健太: 本
                                                                      • RISC-V CPU搭載スマホが2022年に初登場?~すでにAndroidが動作 - iPhone Mania

                                                                        スマートフォン向けのCPUアーキテクチャのシェアは、現状Armアーキテクチャがほぼ独占状態ですが、オープンアーキテクチャであるRISC-Vを採用したスマートフォンが2022年に初登場するようです。 すでにAndroid OSが動作している様子が動画で公開されています。 2022年にRISC-Vアーキテクチャ採用スマホが登場 この動画はTwitterユーザーのSipeed氏(@SipeedIO)によって投稿されたものです。 RISC-V 64bit chip (C910) run Android 10~ RV64 phone will coming next year~ pic.twitter.com/qc7ubSd2DW — Sipeed (@SipeedIO) November 8, 2021 RISC-VアーキテクチャのCPUを搭載したXuanTie C901ボード上で、Android

                                                                          RISC-V CPU搭載スマホが2022年に初登場?~すでにAndroidが動作 - iPhone Mania
                                                                        • Apple、RISC-Vプログラマーを募集中 | NEWS | Mac OTAKARA

                                                                          ※本サイトは、アフィリエイト広告および広告による収益を得て運営しています。購入により売上の一部が本サイトに還元されることがあります。 Appleが、採用情報に「RISC-V High Performance Programmer」の募集を掲示しています。 コア・オペレーティング・システム・グループでは、ハードウェア、ソフトウェア、アプリケーションをひとつのApple体験に統合する、完全に統合されたOSの構築に取り組んでいて、ベクトル・数値計算グループは、iOS、macOS、watchOS、tvOS上で動作する様々な組み込みサブシステムの設計、強化、改善を行うことを使命としています。 革新的な「RISC-V」ソリューションと最先端のルーチンを実装しているSWとHWのクロスファンクショナルチームで働ける人材を募集しているそうです。 この採用情報から、Apple社内にはRISC-Vを統合した何ら

                                                                            Apple、RISC-Vプログラマーを募集中 | NEWS | Mac OTAKARA
                                                                          • 「RISC-V」の現在地

                                                                            2019年9月30日に都内で開催された「RISC-V Day Tokyo 2019」は、過去2回と比較すると、実際に提供されているソリューションが紹介されるなど、実用に一歩踏み込んだものとなった。本稿では、講演を基に、それらのソリューションを紹介する。 いささか旧聞になるが、ことし(2019年)9月30日にRISC-V協会主催による「RISC-V Day Tokyo 2019」が東京都国分寺市にある日立製作所の日立馬場記念ホールで開催された。2017年には東京大学で開催され(関連記事:「「RISC-V」はEmbeddedでマーケットシェアを握れるのか」)、2018年は(筆者はスケジュールの関係で参加できなかったが)慶應義塾大学日吉キャンパスの藤原洋ホールで開催されている。 さて、毎回RISC-V Dayの内容はバラエティに富んでいる。2018年のプログラムを見て頂ければ分かるように、ハード

                                                                              「RISC-V」の現在地
                                                                            • GitHub - o8vm/octox: Unix-like OS in Rust inspired by xv6-riscv

                                                                              You signed in with another tab or window. Reload to refresh your session. You signed out in another tab or window. Reload to refresh your session. You switched accounts on another tab or window. Reload to refresh your session. Dismiss alert

                                                                                GitHub - o8vm/octox: Unix-like OS in Rust inspired by xv6-riscv
                                                                              • GitHub - mit-pdos/xv6-riscv: Xv6 for RISC-V

                                                                                You signed in with another tab or window. Reload to refresh your session. You signed out in another tab or window. Reload to refresh your session. You switched accounts on another tab or window. Reload to refresh your session.

                                                                                  GitHub - mit-pdos/xv6-riscv: Xv6 for RISC-V
                                                                                • 何故RISC-Vのアトミック操作命令はLR/SCでCASではないのか - FPGA開発日記

                                                                                  RISC-Vの仕様書を読んでいて、アトミックアクセスの所に色々書いていったので自分でも勉強してみることにした。 まず、大前提としてRISC-Vではアトミックアクセスのための命令としてLR/SC(Load-Reserved / Store-Conditional)の命令を採用している。 この命令自体は非常にありふれた命令で、基本的な動作はここではあまり説明しない。 アトミックアクセスの例題として良く用いられるものに「ABA問題」というものがある。これは何かの略称ではなく、「共有メモリの値をAからBに書き換える」問題だと思えば良い。 あるスレッドがとあるメモリ位置からデータをロードし(これを値Aとする)、それをもとに新しい値を計算し(これを値Bとする)、同じメモリ位置にストアする。 しかしこのAのロードとBの書き換え、ストアはある一定の時間をかけて行われるので、その間に別のスレッドによって同じ

                                                                                    何故RISC-Vのアトミック操作命令はLR/SCでCASではないのか - FPGA開発日記

                                                                                  新着記事