「量子理論の副産物に過ぎなかった」──東芝の「量子コンピュータより速いアルゴリズム」誕生秘話
「量子理論の副産物に過ぎなかった」──東芝の「量子コンピュータより速いアルゴリズム」誕生秘話：「量子コンピュータとは何か」を問う“新たな壁”（1/5 ページ） 今、量子コンピュータの一種である「量子アニーリングマシン」で高速に解けるとされる「組合せ最適化問題」をより速く・大規模に解くべく、各社がしのぎを削っている。 米Googleと米航空宇宙局（NASA）が2015年に「従来のコンピュータより1億倍速い」と評した量子アニーラ「D-Wave」を作るカナダD-Wave Systems、量子アニーリングを模したアルゴリズムをデジタル回路上に再現する富士通と日立、光を用いて解く「コヒーレント・イジングマシン」を作るNTTの研究グループなどだ。IBMなどが作る「量子ゲート方式」の量子コンピュータを用いた組合せ最適化計算の研究も盛んだ。 各社が組合せ最適化計算に取り組むのは、これを高速に解けると交通渋
マイクロソフトはどうやってBingをFPGAで実装したか - Qiita
ドワンゴがニコ動の画像配信向けにFPGAエンジニアを募集したり、マイクロソフトはBingをFPGA実装したり、Baiduもディープラーニングの高速化にFPGAを導入したりと、なんだか世の中急にハードウェアくさくなってきた。IoTとは違う意味で。 金融分野ではすでにCPUでは遅すぎてFPGAによるナノ秒単位の株取引が行われているって記事を書いたのは2年前だけど、ここ数年はIntelのCPUのクロックもあまり上がらなくなってきたし、Fusion-ioやNetezzaといった大手御用達のハイエンド鬼速ストレージも、フタを開ければ中身はすでにFPGAに移行済み。IBMが最近出したData Engine for NoSQLという製品ではPOWER8プロセッサにFPGAを直付けしてRedisを高速化したり。いよいよデータセンターにも、先の見えないCPUに代わってFPGAやGPUを導入する波が押し寄せつ
激速インフラ作るネット企業の秘密基地に潜入
「ガレージで一風変わったものを開発している」――。 そんなネット企業があると聞き、先日、その「秘密基地」にお邪魔してきた。 何でも通常の開発オフィスとは別に、「ガレージ」風の特別な開発拠点を設け、そこで大量データを瞬時にさばく“激速インフラ”を実現するための先端開発をしているのだという。 「ガレージで先端開発」なんて、まるでシリコンバレーの会社みたいである。興味をそそられた筆者は早速、取材を申し入れ、3月某日、そのガレージに潜入してきた。今回はその様子をリポートする。 さて、お邪魔したのは、マイクロアドという企業である。 アドテクノロジーにお詳しい読者の方であれば、「RTB（リアルタイム・ビッディング）」という言葉を聞いたことがあるかもしれない。RTBというのはその言葉通り、ネット上に表示するデジタル広告を、コンピュータ同士で超高速に自動入札するものだ。マイクロアドは、このRTB向けのプラ
消費電力1/100に！ 夢の“不揮発ロジック”の実用化へ前進
従来比1/100の消費電力での文字検索用CAM動作を実証 NECと東北大の2者は、以前よりMTJ素子を使ったロジック・イン・メモリ型デバイスの実用化に向け、CAM（Content-Addressable Memory）の開発を実施している。CAMは、検索データと膨大な数の記憶データとの検出を一度に実行できる検索用ハードウエアのことで、データサーバー用デバイスの回路として多用されている。 2者が今回、作製したのは、文字検索用CAMで、一度に最大32文字×4000語のデータ（容量換算で1Mビット分）を検索語と一致しているかどうかを判別できる性能を持たせた。 シングルコアプロセッサで、同様の検索を行った場合、検索対象の単語（索引語）を1つずつ、メモリからロードし、検索語との比較を行わなければならない。CAMでは、1回のロード、1回の比較で4000語の比較が同時に行えるが、プロセッサではロードと比
コンピュータアーキテクチャの話(271) DRAMの1ビット固定故障への対応手法「エラーロギング」
また、DRAMにハード故障が発生し記憶セルが壊れてしまうと、その番地を読むと常にエラー(正確には、"1"固定の故障の場合は、"0"を書き込んだ場合だけがエラーになり、"1"を書き込んだ場合は、正常に動作しているように見えてしまう)が起きる。しかし、1ビットエラーであるとSECDEDコードでエラー訂正ができるので、サーバは正常に動作できてしまう。 しかし、このような固定故障がある状態では、その番地にソフトエラーが発生すると2ビットエラーになってSECDEDコードでは訂正不能になる。仮に全部の番地に1ビットの固定故障がある状態では、前記の例では230,400,000fitで、全体の100万分の1の番地に1ビット固定故障がある状態でも230fitと0.08fitと比べると各段に高い2ビットエラー率となってしまう。 「DRAM Errors in the Wild: A Large-Scale F
トランザクションメモリのサポートが明らかとなったIntelのHaswell
細粒度ロックのメリットと問題 ロックする単位をデータベース全体ではなく、分割して口座ごとのような細粒度にしてやれば、プロセサAは口座1をロックして専用使用し、プロセサBは口座2をロックして専用使用するという風に並列処理ができ、両方が同じ口座にアクセスする場合だけが排他制御でどちらかが待たされるということになる。 しかし、このように口座ごとに細粒度のロックを行うと、プロセサAが口座1から口座2への振り込みを処理し、プロセサBが口座2から口座1への振り込みを処理する場合、プロセサAが口座1をロックしプロセサ2が口座2をロックすると、プロセサAは振込先の口座2のロックを得られないし、プロセサBは口座1のロックを得られないので、デッドロックに陥ってしまう。 このような2つのプロセサと2つのロック変数の場合は比較的単純であるが、より多くのプロセサとロックが絡み合ってくると、複雑なデッドロックやライブ
【レポート】物理乱数発生器を装備し、セキュリティの向上を図ったIvy Bridgeプロセサ | エンタープライズ | マイコミジャーナル
現在のPCにはCore 2 i3、i5、i7というSandy Bridgeプロセサが使われているが、この後継となるのが、2012年に登場予定のIvy Bridgeと呼ばれるプロセサである。Sandy Bridgeは32nmプロセスで製造されているが、Ivy Bridgeはその次の22nmプロセスに移行する。Intelのプロセサロードマップは新プロセスへの移行とアーキテクチャの革新を1年ごとに交互に繰り返すので、プロセスを更新するIvy Bridgeではアーキテクチャ的には大きな革新は無いが、それでも、次の2枚のスライドに示されるような新機能が追加されている。 IDF2011で発表されたIvy Bridgeの追加機能 ユーザとしては3Dグラフィックスの強化やコアの性能強化に目が行くが、この記事では2枚目のスライドの最初に書いてあるデジタル乱数発生器を取り上げる。 乱数というとゲームの展開など
H8 + FPGA (AES)
設計 XilinxのWebPACK ISE (ISE 9.1i)を使用しました。 ISEのプロジェクト一式： aes_h8.zip aes_h8がトップレベルのモジュールです。 その直下のモジュールは以下の3つに分かれています。 aes_h8_busif H8バスI/F。データバス幅8ビット、3ステートアクセスのみサポート。 aes_fsm AESコア用ステートマシン。 AESコアをH8バスI/Fと接続する上で都合がいいようにしたものです。 aes AESコア。systemcaesそのもの。 テスト テストベンチ ソースは、aes_h8_tb.vです。 H8 CPUからバスを介してこのFPGAにアクセスするシーケンスを シミュレートしています。 なお、AES128-CBCのテストベクタは、 http://csrc.nist.gov/publications/nistpubs/800-38a
【後藤弘茂のWeekly海外ニュース】CPUのアーキテクチャ時代の転換点となるAMDの「Bulldozer」
●2011年にCPUアーキテクチャを変革するIntelとAMD PC&サーバー向けのx86 CPUにとって、おそらく2011年が次の大きな転換点となる。単なるアーキテクチャの変わり目ではなく、10年に1度のターニングポイントだ。 IntelとAMDの2011年までのCPUロードマップが見えてきたことで、x86 CPUワールド全体の大きな流れが見えてきた。簡単に言えば、2004年から2010年の「マルチコア化時代」が終わりを迎え、2011年からは「マルチコア+ベクタ拡張+システム統合時代」に入る。2011年がCPUアーキテクチャの方向が再び変わるターニングポイントとなる。今年(2009年)から来年(2010年)は、そのための助走時期で、慣性でマルチコア化が続く時期となりそうだ。 昨年末から今年にかけて、IntelとAMDの双方が、CPUコアアーキテクチャの転換を2011年に据えたことを明らか
プチフリーズ現象を解析する | SSD徹底解剖 | DOS/V POWER REPORT
低価格なMLCタイプのSSDでは、一時的にOSからの応答がなくなるプチフリーズと呼ばれる現象が発生することがある。それがなぜ発生するのか？ メカニズムを探ってみよう。 プチフリーズは、OSからの応答が一時的になくなり、フリーズ（ハングアップ）したような現象が発生すること。一時的に発生するフリーズであることからプチフリーズと呼ばれているようだ。応答がなくなる時間は、使用環境によって左右されるようだが、数秒から、場合によっては1分以上に達することもある。 このプチフリーズという現象は、現在、SSD固有の問題として話題になっている。現在のところ、プチフリーズの発生が確認されているのは、JMicronのコントローラ「JMF602」を採用したSSDのみで、IntelやSamsungのSSDなどでは、発生が確認されていない。 では、なぜプチフリーズが発生するのだろうか？ その原因は、SSDとPCのホス
擬似正規乱数の<del>インチキ</del>安直ハードウエア生成: State of the Analog Electronics [最先端計量電子工(作)学]
（通称：インチキ電子工作研究所） （降格中：ＦＰＧＡで囲碁プログラムを作ってみるブログ ～まずは冗談で） （正式名称：「囲碁のプログラムは何であんなに弱いんだ！俺がサクっとFPGAでハードウエア化して２年以内に９路盤で圍棋文化研究會の岡崎正博(39)に勝つシステムを作ってやるぜ、焼酎を50升賭けるぞ！」と大口を叩いてみるブログ） 【ご注意】 弊Blogに登場する企業・人物（政治家や足し算も怪しい男を含む）・部品・回路図は大抵実在のものですが、謎電の作者の激しい冗談と偏見を含んだフィルタを通し、更に独自の芸風が加味されて書かれています。従いまして、ここに書かれてあることは個人的な意見や感想、提案、あるいは分析結果、場合によっては憶測、最悪勘違いに過ぎず、最善で正しい内容とは限りませんし、特定企業のスポンサードを受けて提灯記事を書いているわけではありません。 謎電の作者「足し算を間違うなあああ
USB入門 - MorosanSoft
USBCOMIO 最初は日々色々な事を書き綴ろうと始めたブログだが、このブログなんか電子工作ブログになってしまった感がある。結果、その筋のネタがないと書き込むべき記事が無くて、更新する気が起きなくなる。 いかん。 で、昨年からだらだらと続けている"AVRでUSB"であるが、最近 http://hp.vector.co.jp/authors/VA000177/html/FrontPage.html でAVRUSBのEasyLoggerというのを知る。 これが凄い！何が凄いかと言うと、内蔵CR発振源のクロックで動作するUSBファームを書き上げている。実際ロースピードのUSBパケット１つを拾うのに必要な精度を以前計算した事があるが、とてもCR発振源では必要精度を満足させる事は出来ない気がする。 実際セラロックを使ってUSBファームを書いて見たが、特定のハードウェアではうまく動作しなかった。大半の
【コラム】コンピュータアーキテクチャの話 (115) 命令の構造 - オペランドのアドレッシング(1) | エンタープライズ | マイコミジャーナル
命令は、演算であれば、加算か論理演算かなどの種別を指定する必要があるし、メモリの読み書きや演算結果の正負の判別など、どのような動作を行うべきかを指定する必要がある。この部分をオペレーションコード、略してOPコードと呼ぶ。 そして、それらの動作を行う入力オペランドとしてどれを使い、演算結果(リザルト)をどこに格納するかを指定できなければならない。また、以下のアドレッシングの説明では、特に区別を必要としない場合には、入力オペランドとリザルトを総称してオペランドと呼ぶ。 例えば、加算であれば、入力オペランドが2つとリザルトが1つ必要であり、各命令で、これらの3つのオペランドを独立に指定できるようにするのが、3アドレス命令という形式である。 1〜3アドレス命令フォーマット。オペランドやリザルトのアドレスの指定フィールドの個数が1個、2個、3個という命令の作り方がある。 前に述べた簡単なコンピュータ
【後藤弘茂のWeekly海外ニュース】x86からの脱却を図るIntelの新ロードマップ
●Sandy BridgeとLarrabeeが見えるIntelの命令拡張 Intelは、今後CPUの命令セットアーキテクチャを次々に大きく拡張して行く。Intelは、2010年から先も含めた命令セットロードマップを、4月2～3日に中国・上海で開催した技術カンファレンス「Intel Developer Forum(IDF)」で示した。2010年のCPU「Sandy Bridge(サンディブリッジ)」以降は、主に、命令セットを拡張することで、CPUコアの性能を飛躍させて行く。 Intelは、そのための土台となる新命令拡張「Intel Advanced Vector Extensions (Intel AVX)」をSandy Bridgeから導入する。AVXでは、SIMD(Single Instruction, Multiple Data)演算の幅を従来の128bitsから256bitsに拡張す
【コラム】コンピュータアーキテクチャの話 (105) 10進数の演算ハードウェア | エンタープライズ | マイコミジャーナル
ExponentとBias Exponentはdecimal32では6ビット、decimal64では8ビット、decimal128では12ビットのフィールドを持ち、こちらは10進数ではなく、2進数で表現される。ビット数が少ないので、入出力に当たって2進10進変換するオーバヘッドは大きくなく、一方、Exponentが2進数であれば、従来の2進浮動小数点演算器と指数部の処理回路を共通化できるというメリットがあるという理由である。 表現できる最大の数値が、例えば10の99乗であったとすると、最小の数値は10の-99乗というのがバランスが良い。このようにすれば、逆数をとってもオーバーフローやアンダーフローすることが無く、2進の浮動小数点形式はこの要件を満たしている。しかし、10進形式のCoefficientは整数で小数点は右端にあるので、2進形式のようにExponentの正、負の値が絶対値で同じで
【Intel編】高速化をもたらすRadix-16 DividerとSuper Shuffle Engine
会期：5月21日～23日(現地時間) 会場：米カリフォルニア州サンノゼ DoubleTree Hotel Microprocessor Forum(MPF)は、米In-Statが開催するプロセッサ関連のカンファレンスイベントである。昨年(2006年)までは、春と秋の2回開催で、春は組み込み系、秋は汎用プロセッサ系と分かれていたが、今年からは年1回の開催となり、両分野を同時に扱うようになった。 今回のカンファレンスプログラムをざっと概観すると、初日が汎用CPUと組み込み系のAutomotive関連のプロセッサ、2日目にメディア系や組み込みの通信系プロセッサなどが扱われる。 ●IntelがPenrynなどの概要を報告 まずは、IntelのMark Bohr氏による「The New Era of Scaling for Energy Efficient Processors」と題した基調講演が行
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
日立、量子コンピュータに匹敵するCMOS半導体コンピュータを開発 ～約1,800倍の電力効率で組み合わせ最適化問題を解く
【後藤弘茂のWeekly海外ニュース】 2014年にはメジャーになるARMの省電力技術「big.LITTLE」
十進BASIC によるシミュレーション