エントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
記事へのコメント1件
- 注目コメント
- 新着コメント
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
フィボナッチを求める回路をPolyphonyとMessagePack-RPCでFPGAに実装してみた(シミュレーション編) - Qiita
フィボナッチを求める回路をPolyphonyとMessagePack-RPCでFPGAに実装してみた(シミュレーション編)FPGAH... フィボナッチを求める回路をPolyphonyとMessagePack-RPCでFPGAに実装してみた(シミュレーション編)FPGAHDLVivadoPolyphony はじめに shtaxxxさんのブログ「Pythonベースの高位合成コンパイラPolyphonyを試してみた」でフィボナッチをPythonで記述してPolyphonyという高位合成ツールでVerilog-HDLにするという記事を見て、これは是非とも試してみねばなるまいと思ってやってみました。 用意するもの Xilinx Vivado 2015.3 polyphony Ruby 1.9.3 以降 msgpack-vhdl-examples ブロック図 ソースコード フィボナッチを求めるpythonのソースコードです。「Pythonベースの高位合成コンパイラPolyphonyを試してみた」のものをそのまんま使わせてもらいました。
2016/03/14 リンク