エントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
[SystemVerilog]Jenkinsを利用したUVMテスト環境の構築 - Qiita
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
[SystemVerilog]Jenkinsを利用したUVMテスト環境の構築 - Qiita
はじめに、動機 SystemVerilogのUVMは、テストのためのフレームワークと呼べるわけで、継続的インテグレ... はじめに、動機 SystemVerilogのUVMは、テストのためのフレームワークと呼べるわけで、継続的インテグレーション(CI)を使用したブロックテストができないかと思いました。 CIといえばJenkinsですね。HDLを使うとなると、こんなイメージでしょうか。 ソースコード管理システムにHDLコードをCommitして、それをトリガとしてテスト実施し、結果を得る仕組みです。 JenkinsとUVMを使うと、Commit後フローは自動化され、かつたくさんのテストシナリオをスケーラブルに流し込めるなと思い、まずは環境を構築してみることにしました。 OSはCentOS 6.5です。 必要なツール HDLシミュレータ SystemVerilogに対応した適当なやつです。 ソースコード管理ツール 普通はGitだろ、って感じですが、ここではBazaarを使います。自分がBazaar好きなんですよね。