これからの時代、少量カスタムで大量種類のチップを設計する方法とは (UCBの論文を読む) - FPGA開発日記
UCB(University of California, Berkeley)の論文を教えてもらい、読んでみることにした(実際には大量にGoogle翻訳した)。 この論文は"Generating the Next Wave of Custom Silicon"という論文である。 著者から分かる通り、RISC-VとChiselの思いっきり関係者である。 Generating the Next Wave of Custom Silicon Borivoje Nikolić, Elad Alon, Krste Asanović, Electrical Engineering and Computer Sciences, University of California, Berkeley, CA, USA https://ieeexplore.ieee.org/xpl/mostRecentIss
FPGAのソフトコアCPU (MicroBlaze)とFreeRTOSでシリアル通信ソフトをつくる - Qiita
はじめに 本記事ではXilinx社のソフトコアCPUであるMicroBlazeでFreeRTOSを動作させ、PCのターミナルソフトとFPGAとの間でシリアル通信してI2CやSPI、UARTのペリフェラル制御を行います。 ※因みに私はRTOSを触るのは初めてなので、突っ込みどころがありましたらぜひご指南ください。。 設計の背景 FPGAの利用価値は 汎用品では不可能な柔軟な回路構成(静的にも動的にも) プリミティブな回路による圧倒的なリアルタイム性能 の2点に集約されると言えます。 例えば、数多くのセンサとアクチュエータをぶら下げて、流れてくるデータを監視しながらリアルタイムにデバイス制御したい場合など。 最近ではARMコアと論理回路部がワンパッケージになったFPGAも一般的になってきましたが、ARM上のLinuxにさせるまでもない瑣末な処理で、なおかつリアルタイム性能も重視したい時に便利な
マイクロソフトはどうやってBingをFPGAで実装したか - Qiita
ドワンゴがニコ動の画像配信向けにFPGAエンジニアを募集したり、マイクロソフトはBingをFPGA実装したり、Baiduもディープラーニングの高速化にFPGAを導入したりと、なんだか世の中急にハードウェアくさくなってきた。IoTとは違う意味で。 金融分野ではすでにCPUでは遅すぎてFPGAによるナノ秒単位の株取引が行われているって記事を書いたのは2年前だけど、ここ数年はIntelのCPUのクロックもあまり上がらなくなってきたし、Fusion-ioやNetezzaといった大手御用達のハイエンド鬼速ストレージも、フタを開ければ中身はすでにFPGAに移行済み。IBMが最近出したData Engine for NoSQLという製品ではPOWER8プロセッサにFPGAを直付けしてRedisを高速化したり。いよいよデータセンターにも、先の見えないCPUに代わってFPGAやGPUを導入する波が押し寄せつ
激速インフラ作るネット企業の秘密基地に潜入
「ガレージで一風変わったものを開発している」――。 そんなネット企業があると聞き、先日、その「秘密基地」にお邪魔してきた。 何でも通常の開発オフィスとは別に、「ガレージ」風の特別な開発拠点を設け、そこで大量データを瞬時にさばく“激速インフラ”を実現するための先端開発をしているのだという。 「ガレージで先端開発」なんて、まるでシリコンバレーの会社みたいである。興味をそそられた筆者は早速、取材を申し入れ、3月某日、そのガレージに潜入してきた。今回はその様子をリポートする。 さて、お邪魔したのは、マイクロアドという企業である。 アドテクノロジーにお詳しい読者の方であれば、「RTB（リアルタイム・ビッディング）」という言葉を聞いたことがあるかもしれない。RTBというのはその言葉通り、ネット上に表示するデジタル広告を、コンピュータ同士で超高速に自動入札するものだ。マイクロアドは、このRTB向けのプラ
受動部品、ディスクリートを削減する超低価格FPGAなどで日本市場を狙うシレゴテクノロジー
北米を中心に大きく売上げを伸ばすファブレス半導体メーカーのシレゴテクノロジーが日本に本格上陸した。シリコンタイミングデバイスや、複数のディスクリート/受動部品をワンチップに集積する目的の超低価格FPGAなど独自色の強い製品展開で成功しているビジネスモデルで日本での顧客獲得を目指す。 2001年に設立したシレゴテクノロジーは右肩上がりの成長を遂げている。本格的に製品を投入し、「実質的な創業時期」（マーケティング担当バイスプレジデントのJohn McDonald氏）という2007～2008年以降の成長は特に目覚ましい。2009年当時の製品出荷数は1000万個程度だったが、2012年の年間出荷数は2億6900万個とわずか3年間で20倍以上の成長を遂げた。2013年も2012年比2倍近い年間5億個に迫る製品出荷を見込む。 成長を支えるのは、独自性の強い製品展開だ。シレゴテクノロジーは現在、4つの製
第154回 ミニマルファブが日本の半導体産業を救う？
巨大化する一方のファブ。一方で、お金のかかる巨大なクリーン・ルームを作らないミニマルファブが開発されている。ミニマルファブは半導体業界に一石を投じられるのか？ 連載目次 かれこれ30年ほど、この業界に厄介になってきたが、うち半分くらいは自社ファブ（半導体製造工場）のある会社に、半分くらいは自社ファブのない会社（俗にいうファブレスというやつ）に属してきた。しかし、一貫して設計をしていたので、ファブに作ってくださいとお願いする側で、ファブ側に立っていたことはない。設計から見たファブというものは、商品を生み出すためには不可欠なパートナーではあるけれど、あればあったで、なければなかったで、いろいろ考えさせられることも多い存在でもある。 日本の半導体業界全体の元気がないのだからいたしかたないのだが、日本のファブも元気がない。最大の原因は進化を「諦めてしまった」ことが大きいと思う。ファブは、微細化が原
FPGAにステートマシンを実装する、アーキテクチャと実装手法の選択が要諦
FPGAにステートマシンを実装する、アーキテクチャと実装手法の選択が要諦：プログラマブルロジック FPGA（1/2 ページ） FPGAに搭載するカスタム回路は、状態マシン（ステートマシン）を基盤にして開発するケースが少なくない。そのステートマシンを実装する際に、正しいアーキテクチャと適切な実装手法を選択すれば、最適なソリューションを実現できる。 FPGAの用途の1つに、簡単な通信プロトコルを実行するといったシーケンス制御がある。シーケンス制御の実装には、状態マシン（ステートマシン）を活用する手法が最適だ。 ステートマシンとは、有限な数の状態（ステート）の間を行き来するタイプの論理回路で、同時に複数の状態を取ることはできず、任意の時点で必ずある1つの状態を取る。そしてトリガー信号を受けると、ある状態から別の状態に遷移する。 ステートマシンには、ムーア（Moore）型とミーリー（Mealy）型
2Tbps帯域幅のFPGAをザイリンクスが出荷、バックプレーン伝送波形も公開
2Tbps帯域幅のFPGAをザイリンクスが出荷、バックプレーン伝送波形も公開：高速シリアルインタフェース技術 高性能有線通信アプリケーション向けの新型FPGA「Virtex-7 X690T」の伝送波形を公開した。28nm世代の半導体技術で製造するハイエンドFPGAファミリ「Virtex-7」のうち、13.1Gビット/秒のSERDESを80チャネル搭載した品種である。3月下旬にサンプル出荷を始めたばかりだ。 FPGA大手の米Xilinx（ザイリンクス）は2012年4月、高性能の有線通信アプリケーション向けに開発した新型FPGA「Virtex-7 X690T」の伝送波形を公開した。さらに、このFPGAを利用する通信システムの開発者向けに提供する開発ツール環境で同じ伝送波形をシミュレーションした結果も併せて公開し、実測結果との相関が高いことをアピールした。 Virtex-7 X690Tは、28n
Cadence、40/100Gbpsイーサネット・ソリューションを提供
米Cadence Design Systemsは、ネットワーク系や高性能なコンピューティング機器向けSoCの迅速な採用を可能にする40/100Gbpsイーサネット(Gigabit Ethernet:GbE)メディア・アクセス・コントローラ(MAC)と、フィジカル・コーディング・サブレイヤ(PCS)IPコアの提供開始を発表した。 同社は、すでに1GbEから最大で40GbEまでにわたる50件以上のイーサネット設計のテープアウトの実績があり、イーサネット向けソリューションとしては、検証IP(verification IP:VIP)、エミュレーション、バーチャル・プロトタイピング、およびシリコン・パッケージ・ボードのコ・デザインなどにおいて実現された独特な機能を含んだ形で提供されている。 今回提供が開始された40/100GbE MACおよびPCS IPコアは、IEEE802.3ba-2010イーサ
コンピュータ設計の基礎知識
English here コンピュータをはじめとする論理回路設計に役立つコンテンツを用意しています。 無償ダウンロードとして、ドキュメント・ツール類・開発環境CDROMイメージ・ サンプル回路記述などを置いてあります。ごゆっくりと散策ください。 コンピュータ設計の基礎知識 ?ハードウェア・アーキテクチャ・コンパイラの設計と実装? サポートページ コンピュータ設計の基礎知識?ハードウェア・アーキテクチャ・コンパイラの設計と実装 書店アマゾンへのリンク 「コンピュータ設計の基礎知識」を補完するハードウェア設計の 演習書です。「コンピュータ設計の基礎知識」と併せてご利用ください。 (テキスト第3章)回路設計基礎 演習ノートPDFダウンロード (テキスト第3章)LTspiceによる回路シミュレーション（大槻氏著）PDFダウンロード (テキスト第3章)GNU ElectricによるLSIレイアウト（
Xilinx、ISE Design Suite 13.3を発表 - 浮動小数点演算の実装を容易化
Xilinxは、同社FPGAデザインツールの最新版「ISE Design Suite 13.3」を発表した。 同バージョンでは、DSP設計者が無線通信、医療、航空宇宙/防衛、高性能コンピューティングおよび映像アプリケーションをターゲットとするデザインに、ビット精度の単精度/倍精度/フルカスタム精度の浮動小数点演算を容易に実装できる新機能が盛り込まれた。 「Floating-Point Operator IP LogiCORE」を活用する同フローは、「System Generator for DSP」からアクセスでき、これによりDSP設計者は高度な開発環境下で、浮動小数点デザインの作成、シミュレーションおよび実装を容易に実行できるほか、システムで要求されるシリコン領域や消費電力を効率よく管理できるようになると同社では説明している。 従来は、CORE Generator で使用できるフルカスタ
Altera、Quartus II v11.1を発表 - Arria V/Cyclone Vをサポート
Altera、Quartus II v11.1を発表 - Arria V/Cyclone Vをサポート Alteraは11月7日(米国時間)、自社FPGAなどの開発ソフトウェア「Quartus II」 の最新バージョンとなる「Quartus II v11.1」を発表した。 同バージョンでは、同社FPGA「Arria V」および「Cyclone V」のコンパイル・サポート、および「Stratix V」 へのサポート強化など、28nm製品向けのサポートが拡充されたほか、新たにシステムレベルのデバッグ・ツール、「システム・コンソール」 のサポートが追加された。システム・コンソールは、デバッグの抽象化レベルを高めるとともに、Alteraのエンベデッド・ロジック・アナライザ「SignalTap II」などのデバッグ・ツールと連携させることができるため、検証時間を短縮することが可能だ。 また、Arri
MIPS、AlteraのFPGA向けに最適化したソフトコアプロセッサを発表 | エンタープライズ | マイコミジャーナル
MIPS Technologies、Altera、System Level Solutions (SLS)の3社は、AlteraのFPGAおよびASICで使用される、FPGAに最適化されたMIPS-Basedソフトコア・プロセッサ「MP32」を発表した。 同プロセッサは、Wind RiverのVxWorks RTOSとMIPS Navigator ICSソフトウェア開発スイートによってサポートされているソフトコア・プロセッサで、AlteraのエンベデッドIPコアやFPGAデザイン・ツール、プログラマブル・ロジック・デバイス(PLD)群と組み合わせることで、ネットワーク、ビデオ、およびデジタル・シグナル・プロセシング(DSP)などの各アプリケーション向け1チップ・ソリューションの開発が可能となる。 また、MIPSのソフトウェア開発ツールおよびOSなどのエコシステムを活用することができ、MIP
Xilinx、100Gラインカードの構築を支援するOTN向けTDPを発表 | エンタープライズ | マイコミジャーナル
Xilinxは、100Gラインカード市場への対応を支援する同社FPGA「Virtex-6 HXT」を用いた光伝送ネットワーク(OTN)ターゲット デザイン プラットフォーム(TDP)「EK-V6-ML630-G」を発表した。 100Gラインカード 光伝送ネットワーク(OTN)ターゲット デザイン プラットフォーム(TDP)「EK-V6-ML630-G」 同プラットフォームを利用することで、システムアーキテクトは同社の100G OTNアプリケーション向けFPGAの各種機能などをすぐにデモンストレーションしたり評価したりできるようになる。将来的には、ユーザー独自のデザインを次世代FPGA「Virtex-7 HT」へ移植することによって、400Gラインカードアプリケーションへとスムーズに移行することが可能になるという。 10Gbps 光ジッタに準拠したレシーバを備えるFPGAを中心に構築された同
Altera、開発ソフトウェア「Quartus II」の28nm対応版となるv10.0を発表 | エンタープライズ | マイコミジャーナル
Alteraは、同社のFPGA開発ソフトウェア「Quartus II」の最新バージョン「Quartus II v10.0」を発表した。 同バージョンは、同社の新製品である28nmプロセス採用FPGA「Stratix V」ファミリとして「Stratix V GX」および「Stratix V GS」がサポートされた。 また、配置配線アルゴリズム、TimeQuestタイミング・アナライザ、PowerPlayパワー・テクノロジの機能拡張が追加されており、これにより、Stratix Vを利用するカスタマは、従来よりも短いコンパイル時間、90%以上のロジック使用率、高速なタイミング・クロージャ、最小の総消費電力を実現することができるようになる。 さらに、新しいトランシーバ・ツールキットを活用することで、PCB(プリント回路基板)設計においてアプリケーションを開発する前に、あるいはアプリケーション開発と
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
マイコン・ユーザーのための、 FPGA設計ガイド ～ステップ・バイ・ステップでFPGAにトライ！～
Tabula、22nm世代のFPGAを搭載した100G Ethernet向け開発ボードを提供
ボード
Xilinx、SSIを利用したVirtex-7 2000Tの出荷開始を発表 | エンタープライズ | マイコミジャーナル
【イベントレポート】 【Hot Chips 22レポート】 モバイル用マイコンの限界を超える2つの技術