エントリーの編集
![loading...](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/common/loading@2x.gif)
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
記事へのコメント1件
- 注目コメント
- 新着コメント
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
![アプリのスクリーンショット](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/entry/app-screenshot.png)
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
Western Digitalとキオクシア、112層積層プロセス採用の3D NAND「BiCS5」発表 - エルミタージュ秋葉原
Western Digital Corporation(本社:アメリカ カリフォルニア州)とキオクシア株式会社(本社:東京都... Western Digital Corporation(本社:アメリカ カリフォルニア州)とキオクシア株式会社(本社:東京都港区)は2020年1月31日、112層積層プロセスを使用した3D NANDフラッシュ「BiCS5」を発表した。 Western Digitalおよびキオクシアは、112層積層プロセスを採用した第5世代3D NANDフラッシュ「BiCS5」を発表。すでに512Gb TLCチップの初期生産は開始され、量産は2020年後半予定。 回路技術やプロセスの最適化により、チップサイズの小型化に成功。96層積層プロセスを使用した従来の「BiCS4」と比べて単位面積あたりのメモリ容量は約20%向上。これにより1枚のシリコンウェハーから生産されるメモリ容量を増やし、ビットあたりのコスト削減が可能になるという。 またインターフェース性能も50%引き上げられ、プログラム性能やリード性能の高速
2020/01/31 リンク