初めてでも使えるVHDL文法ガイド ―― 文法ガイド編IEEE Std 1076-1987（いわゆるVHDL87）に基づいて文法要約を示します．VHDLの文法体系は多岐にわたっているのですが，ここでは「設計や検証で使うもの」を中心にまとめました．実設計で必要のないものや代替手段のあるものは割愛しましたので，広範囲に知りたい方は，記述スタイル編に掲載した参考文献の文法書などを参照してください． （編集部） 本稿で使用する訳語は，日本電子機械工業会EDA特別委員会によるVHDL対訳表に沿いました．ただし一部の用語は，各種文献などで慣例的に用いられている訳語を利用しました． 文法表現のため，いくつかの記号を用いています．以下に説明します． { } … 省略可能な記述を示す． [ ] … 複数使える記述を示す． | … いずれかの要素を用いる． < > … これでくくった項目は，別途定義してある項目を示す．ただし，自明なものは定義を省略した． これ
