半導体チップの高速化や小型化を実現する技術として研究開発が続けられているモノリシック3D（3次元） ICだが、数多くの難しい課題が残っているようだ。 課題が山積するモノリシック3D IC 「モノリシック3D（M3D）技術は、半導体チップの高速化と低価格化、小型化を実現していくための手法として、非常に有望視されている。しかし、ここ数四半期にわたって注目を集めてきたものの、関連する多くの取り組みがまだ研究段階にあることから、技術の向上とエコシステムの構築を実現するには、まだ数々の問題が山積している」 これは、米国カリフォルニア州サンフランシスコで2017年10月16～19日に開催された年次イベント「IEEE S3Sカンファレンス」において提示された見解である。同イベントでは、ARMやCEA-Leti（フランス原子力庁の電子情報技術研究所）、DARPA（米国防高等研究計画局）、Mentor Gr

誰も知らない「生産性向上」の正体 ～“人間抜き”でも経済は成長？：世界を「数字」で回してみよう（44） 働き方改革（3）（1/10 ページ） 「働き方改革」に関連する言葉で、最もよく聞かれる、もしくは最も声高に叫ばれているものが「生産性の向上」ではないでしょうか。他国と比較し、「生産性」の低さを嘆かれる日本――。ですが、本当のところ、「生産性」とは一体何なのでしょうか。 「一億総活躍社会の実現に向けた最大のチャレンジ」として政府が進めようとしている「働き方改革」。しかし、第一線で働く現役世代にとっては、違和感や矛盾、意見が山ほどあるテーマではないでしょうか。今回は、なかなか本音では語りにくいこのテーマを、いつものごとく、計算とシミュレーションを使い倒して検証します。⇒連載バックナンバーはこちらから 今なお、継続される「生産性低下活動」 大学生のころ、当時としては相当高価なワープロ専用機（×

TechInsightsが、Appleの「iPhone 8 Plus」を分解し、搭載されたSoC（System on Chip）「A11 Bionic」の写真を公開した。 ダイサイズは30％縮小 Appleの「iPhone 8 Plus」に搭載されたSoC（System on Chip）の中身が明らかになった。アプリケーションプロセッサ「A11 Bionic（以下、A11）」は、A10に比べてダイサイズが30％縮小されている一方で、2基のCPUコアと機械学習ブロックが追加されているようだ。 TechInsightsは、SoCだけでなく、カメラとモデムチップの詳細も伝えている。なお、今回明らかになったのは一部の情報であり、SoCの分解は現在も進行中だという。 A11のダイサイズは89.23mm2で、前世代のSoC「A10」に比べて30％小さくなっている。TechInsightsの代表者がEE

IC Insightsは、フラッシュメモリへの設備投資は実質的にその全てが、3D NANDプロセス技術に向かうと見ている。それは、韓国の平沢市にあるSamsung Electronicsの新工場における3D NANDの生産を含む。 Samsung Electronics、SK Hynix、Micron、Intel、東芝、Western Digital、SanDisk、Yangtze River Storage Technologyは、今後数年の間に3D NANDフラッシュの容量を大幅に増やす予定だ。 しかし、過度の投資が設備の過剰を招き、その後の価格低下をもたらすことは、メモリ市場の歴史が示している。IC Insightsは、3D NANDフラッシュメモリが供給過多に陥るリスクは現時点で既に高く、今後さらに増していくと見ている。 関連記事 2017年の半導体設備投資費、上位11社は10億ド

価格高騰はしばらく続く 市場アナリストによると、DRAMとNAND型フラッシュメモリの価格は上昇していて、この傾向は今後も続くと予想されるという。多くの人が、現在のメモリ市場の状況を需要と供給の一時的なバランスの崩れによるものと認識していて、3D（3次元） NANDフラッシュメモリの製造が成熟期に達すると、市場が安定すると期待しているようだ。しかし、DRAM市場の供給がいつ改善するかは誰にも分からない。 需要を観測すると、一部の市場セグメントは成長しているものの、キラーアプリケーションや急成長している市場セグメントはない。つまり、問題は供給サイドにあるということだ。 Micron Technologyによると、2017年のDRAMのビット成長率は15～20％で（下図を参考）、過去20年間で最も低い値になると予想されるという。ビット成長率の低下の要因は、DRAMの製造プロセスの微細化が限界に

3D NANDフラッシュが主役 NAND型フラッシュメモリ分野では、ベンダー各社が試行錯誤しながら、新しいソフトウェアを使って新しいフォームファクタの新チップを提供している。これらの新しいNANDフラッシュは、何に利用すべきかを想定できないほど動作速度が向上している。 これは、2017年8月7～9日に米国カリフォルニア州サンタクララで開催された「Flash Memory Summit」の感想だ。同イベントの展示会場では、初日早朝に小規模な火災が発生。スプリンクラーが作動して展示フロアが水浸しになったため、展示会の開催は中止された。あるレポーターは、台湾のInnodiskのブースで延長コードの欠陥が原因となってコンピュータラックが溶けた写真を公開したが、けが人はなかった模様だ。 だが、このイベントの注目株が3D（3次元） NANDフラッシュであることは、デモを見るまでもなく明らかだった。Sa

弱いままの人工知能 ～ “強いAI”を生み出すには「死の恐怖」が必要だ：Over the AI ―― AIの向こう側に（13）（1/9 ページ） AI（人工知能）には、「人間のアシストをする“弱いAI”」と「知性を持つ“強いAI”」があるという考え方があります。私は、現在の「AI」と呼ばれているものは、全て“弱いAI”と思っています。では、私たちは“強いAI”を生み出すことができるのでしょうか。それを考えるには、人間にとって、恐らくDNAレベルで刻まれているであろう普遍的な感覚、「死への恐怖」がヒントになりそうです。 今、ちまたをにぎわせているAI（人工知能）。しかしAIは、特に新しい話題ではなく、何十年も前から隆盛と衰退を繰り返してきたテーマなのです。にもかかわらず、その実態は曖昧なまま……。本連載では、AIの栄枯盛衰を見てきた著者が、AIについてたっぷりと検証していきます。果たして”A

ムーアの法則、半導体業界はどう捉えるべきか（前編）：技術開発の指針の役割は終えた？（1/2 ページ） 台湾Etron TechnologyのCEOであるNicky Lu氏は、「ムーアの法則」は、技術開発の方針としての役目を既に終え、ビジネス的な意味合いの方が強くなっていると述べる。半導体メーカーが今、ムーアの法則について認識すべきこととは何なのか。 ムーアの法則の「形骸化」 Intelは、同社の14nmプロセスチップのトランジスタ数が競合製品よりも多いとして、「ムーアの法則はまだ終息を迎えていない」との主張を今後も続けるだろう。IntelがIntelであるためには、自らの目的を達成するためのストーリーが必要なのだ。 しかし、より優れた価値を探し求めている他の半導体メーカーが、このようなIntelのストーリーを適用する必要は必ずしもない。 今や、プロセス技術の名称は、あまり意味を成していない

2.5D（2.5次元）の新世代パッケージング技術：福田昭のデバイス通信（104） TSMCが解説する最先端パッケージング技術（3）（1/2 ページ） TSMCが開発した2.5次元のパッケージング技術「CoWoS（Chip on Wafer on Substrate）」と「InFO（Integrated Fan-Out wafer level packaging）」を解説する。CoWoSでは、「シリコンインターポーザ」の導入により、樹脂基板では困難な微細配線が可能になった。InFOは、樹脂基板とバンプを省いたことで、低コストで高密度な再配線構造を形成できるようになり、パッケージの小型化と薄型化を実現した。 シリコンによる中間基板（インターポーザ）の導入 2016年12月に開催された国際学会IEDMのショートコース講演（技術解説講演）から、「システム集積化に向けた最先端パッケージング技術（Ad

3次元集積化（3D IC）の理想と現実：福田昭のデバイス通信（103） TSMCが解説する最先端パッケージング技術（2）（1/2 ページ） 今回は、なぜシステムを複数のチップに分ける必要があるのかを説明する。後半では、パッケージに求められる目標を達成する“究極のパッケージング技術”として期待されたシリコン貫通ビア（TSV: Through Silicon Via）と、旧世代のパッケージング技術との間に存在する、大きなギャップについて解説したい。 システムを複数のチップに分割する理由 2016年12月に開催された国際学会IEDMのショートコース講演（技術解説講演）から、「システム集積化に向けた最先端パッケージング技術（Advanced Packaging Technologies for System Integration）」と題する講演の概要をシリーズでご紹介している。講演者はシリコンフ

近代科学の創始者たちに、研究不正の疑いあり（天動説の「再発見と崩壊の始まり」編）：研究開発のダークサイド（9）（1/3 ページ） プトレマイオスの「数学集成（アルマゲスト）」を「再発見」することに大きく貢献したレギオモンタヌスは、「再発見」以降に同書を最初に批判した学者でもあった。「数学集成（アルマゲスト）」の欠点に気付いたレギオモンタヌスは、新しい天文学理論の構築に取り掛かる。しかし、レギオモンタヌスが早逝したことにより、その試みは、ついえる。後を引き継いだのが、地動説への一大転換を果たすことになるコペルニクスであった。 ラテン語の「天動説」抄訳本はギリシア語の原典よりも優れていた 本シリーズの前回は、天動説から地動説への一大転換のきっかけとなったのが、天動説の数学的理論体系が15世紀後半に西欧社会で精密な形で紹介されたこと、すなわち天動説の「再発見」にあったことをご紹介した。前回の文章

NVIDIAがMOSFETの比例縮小則（デナード則）を解説（後編）：福田昭のデバイス通信（98） 高性能コンピューティングの相互接続技術（3） 後編では、修正版のデナード・スケーリングを解説する。修正版のデナード・スケーリングでは、微細化によってMOSFETの密度は2倍に増えるものの、動作速度は高くならず、消費電力は1.4倍となる。そのため、消費電力を増やさないためには、MOSFETの密度を2倍ではなく、1.4倍にとどめる必要があるのだ。 修正版のデナード・スケーリングとは 2016年12月に開催された国際学会IEDMのショートコースから、「将来のコンピュータにおける相互接続の課題（Interconnect Challenges for Future Computing）」と題するNVIDIAの講演概要をご紹介している。講演者はNVIDIAで研究担当シニア・バイスプレジデント兼チーフサイエ

NVIDIAがMOSFETの比例縮小則（デナード則）を解説（前編）：福田昭のデバイス通信（97） 高性能コンピューティングの相互接続技術（2）（1/2 ページ） 1970年代から1990年代にかけて、半導体集積回路は「デナード・スケーリング」という法則に沿って高密度化と高速化を達成してきた。今回は、デナード・スケーリングの内容と、なぜ1990年代以降は、この法則に沿って微細化を進めることが困難になったのかを説明する。 デナード・スケーリング（比例縮小則）とは何か 2016年12月に開催された国際学会IEDMのショートコースから、「将来のコンピュータにおける相互接続の課題（Interconnect Challenges for Future Computing）」と題するNVIDIAの講演概要をご紹介している。講演者はNVIDIAで研究担当シニア・バイスプレジデント兼チーフサイエンティストを

「SEMICON West 2016」、Synopsysが予測する5nm世代のトランジスタ技術：福田昭のデバイス通信（93）（1/2 ページ） Synopsysの講演では、5nm世代のトランジスタのシミュレーション評価結果が報告された。この結果からはFinFETの限界が明確に見えてくる。5nm世代に限らず、プロセスの微細化が進むと特に深刻になってくるのが、トランジスタ性能のばらつきだ。 5nm世代の設計と製造を最適化する 半導体製造装置と半導体製造用材料に関する北米最大の展示会「SEMICON West 2016」が7月12～14日に米国カリフォルニア州サンフランシスコのモスコーンセンター（Moscone Center）で開催された。12日には「FORUM」（フォーラム）と称する併設の講演会があり、専門テーマに関する解説や展望などを数多くの研究者や技術者、経営者などが発表した。 中でも興味

課題が残る、クルマ用SSDの熱管理：福田昭のストレージ通信（40） Micronが考えるメモリシステムの将来（4）（1/2 ページ） 今回は、「M.2」のSSDの熱管理について解説する。SSDを構成する半導体の温度上昇をシミュレーションしてみると、周囲の温度が25℃と室温レベルでも、半導体チップの温度は90℃前後にまで上昇することが分かった。 デバイス周囲の温度変化とデバイスの発熱による温度変化 「国際メモリワークショップ（IMW：International Memory Workshop）」のショートコースで、Micron TechnologyのFellowであるWill Akin氏が、「Memory System Overview」と題してメモリシステムの現状と将来を用途別に解説した。その内容を紹介するシリーズの第4回である。 前回は、SSD（Solid State Drive）をクル

「ムーアの法則」を超えた進化：この10年で起こったこと、次の10年で起こること（4）（1/3 ページ） Intelをはじめとした半導体メーカーは「ムーアの法則」に従うように、ほぼ2年に1度のペースで新たな微細プロセステクノロジーを導入し進化を続けてきた。しかし、近年は少しその様子が変わりつつある。特に台頭著しい新興メーカーは、独自のペースで進化を遂げてきている。 フルノード／ハーフノード 半導体チップはおおよそ過去30年間、「ムーアの法則」と呼ばれる経験則に従って微細化を進めてきた。 過去10年間でも、 「130nm→90nm→65nm→45nm→32nm→22nm→16nm」 という微細化が実現された。 この数字はあくまでも指標数字であって、各メーカーによって若干の差異がある。90nmのデザインルールで製造したものをフルノードと呼び、90nmのルールで設計されたデータを0.9倍したもの（

Gartnerで調査担当バイスプレジデントを務めるBob Johnson氏は、「主要なエレクトロニクス分野の最終製品の需要が減速したことに加え、メモリの過剰供給もあり、半導体メーカーの2015年における設備投資計画が保守的になった。それが、WFEへの投資に影響した」と分析する。同氏は「メモリ分野に対する投資は勢いがあるが、ロジック市場での減速を補うには不十分だった。ロジックICメーカーは、生産量を増やすよりも、ロジックプロセスの改善に注力した」と続けた。 3D ICがけん引役に Applied Materialsは、前年比で1.3％成長し、首位の座を維持した。半導体業界では、FinFETや3D（3次元） NAND型フラッシュメモリなど、3D ICへの投資が増えており、これがApplied Materialsの主要な成長要素となった。 Lam Researchは上位10社の中で最も大きく成長

SRAMの基本要素とレイアウト：福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待（13）（1/2 ページ） 今回からはSRAMについて知っておくべきことを紹介していく。まずは、多くの半導体メモリにも共通するSRAMシリコンダイの基本レイアウトから説明していこう。 SRAMを構成するいくつかの要素 国際会議「IEDM」のショートコースで英国ARM Reserch社のエンジニアRob Aitken氏が、「System Requirements for Memories（システムがメモリに要望する事柄）」と題して講演した内容を紹介するシリーズの第13回である。 前回までは、DRAMの現状と将来性を解説した。今回からは、SRAMについて知っておくべき事柄を説明しよう。 始めに、SRAMシリコンダイの基本レイアウトを示す。この基本レイアウトはSRAMに限らず、多くの半導体メモリで共通なの

デジタル化の中で浮沈を決めた“半導体設計の本質”：この10年で起こったこと、次の10年で起こること（3）（1/3 ページ） デジタル家電市場で、なぜ台湾のMediaTekは、日本や欧州の名だたる競合半導体メーカーを蹴散らせたのか――。今回も、この10年で大きな成長を遂げた台湾MediaTekの強さに迫る。 半導体チップの中身は、大きく分類すると「デジタル」と「アナログ」に分けられる。文字通りの“非連続”“連続”の回路でできている。デジタルは、クロックと呼ばれる定期的に与えられる信号の合間、合間に処理を行って随時、結果を出力する構造になっている。デジタルの場合、回路を構成する素子（=トランジスタ）は電気的にオン状態か、オフ状態以外は値として扱われない。オン状態を「1」、オフ状態を「0」として扱い、中間の「0.X」や「0.0X」という値は扱われない（実際にはトランジスタは中間の値も持っている）

仮想記憶（仮想メモリ）の基礎：福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待（9）（1/2 ページ） 物理アドレスと仮想アドレス 国際会議「IEDM」のショートコースで英国ARM Reserch社のエンジニアRob Aitken氏が、「System Requirements for Memories（システムがメモリに要望する事柄）」と題して講演した内容を紹介するシリーズの第9回である。 本シリーズの第3回と第4回では、ピラミッド形のメモリ階層をご説明した。複数のメモリ階層の中で、主記憶（システム・メモリ、メイン・メモリ）の階層は、「物理記憶（物理メモリ）」、ハードディスク装置の階層は「仮想記憶（仮想メモリ）」とも呼称すると述べた。 物理メモリについてあらためて説明すると、「物理メモリ」とはCPUシステムが実際に装備している主記憶用半導体メモリ（DRAM）を指す。例えば搭載し