演習問題解答案(第5章容量と速度の両立：記憶階層の利用) パタヘネ: コンピュータの構成と設計 5th - Qiita

パタヘネ5版1の演習問題を解いています． 本記事では，“第5章容量と速度の両立：記憶階層の利用”の解答をまとめていきたいと思います． 第五章の内容は，キャッシュ, 仮想記憶などです． なかなか演習問題に取り組む時間がとれないのですが，随時解答を追加してきます． 前回の記事：演習問題解答案(第4章プロセッサ) パタヘネ: コンピュータの構成と設計 5th 5.1 A CPU cache 5.1.1 16 Byte / 32 bit = 4 5.1.2 i, j: 全てのイテレーション($8 \times 8000$回)で，I, Jは複数回参照される． B[I][0]: 最外ループのある1イテレーションで，B[I][0]は$8000$回参照される． 5.1.3 A[I][J]: 最外ループのある1イテレーションで，A[I][J]は最内ループの各イテレーション毎にシーケンシャルに参照される． 5