RISC-Vのベクトル実装の論文を読んでいる。 https://dl.acm.org/doi/abs/10.1145/3575861 Vitruvius+というのはバルセロナスーパーコンピューティングセンターの開発しているRISC-Vベクトル拡張の実装で、初代Vitruviusの後継となる実装である。 ポイントだけまとめていく。 Vitruvius+: An Area-Eficient RISC-V Decoupled Vector Coprocessor for High Performance Computing Applications ポイントとしては、以下のインタフェースだと思われる。ベクトルユニットとスカラユニットを接続するためのインタフェースを定義しており、明確に分離している。 スカラコアは、非公開のAvispadoを使用している。 Issue: Avispado → Vit
![RISC-V ベクトルプロセッサの実装論文Vitruvius+の論文を読む - FPGA開発日記](https://cdn-ak-scissors.b.st-hatena.com/image/square/34493f35ae405b2d7a4e3bd71cc0477445e58222/height=288;version=1;width=512/https%3A%2F%2Fcdn-ak.f.st-hatena.com%2Fimages%2Ffotolife%2Fm%2Fmsyksphinz%2F20230103%2F20230103013934.png)