【再録】コンピュータアーキテクチャの話(10) キャッシュの構造や働き(上級編) - メモリはどう管理されるのか
本連載はHisa Ando氏による連載「コンピュータアーキテクチャ」の初掲載(2005年9月20日掲載)から第72回(2007年3月31日掲載)までの原稿を再掲載したものとなります。第73回以降、最新のものにつきましては、コチラにて、ご確認ください。 では、プリフェッチは良いことばかりかというと、副作用もある。プリフェッチを行って新たなキャッシュラインを読み込むには、現在、キャッシュに入っているキャッシュラインを追い出す必要がある。プリフェッチが当たっており、すぐあとにそのデータが使われれば良いが、無駄なプリフェッチで必要なデータを含むキャッシュラインが追い出されてしまったのでは逆効果である。 容量の少ない1次キャッシュでは、このような問題が起こりやすいので、1次キャッシュまでデータを持ってくるプリフェッチ命令だけでなく、2次キャッシュまで持ってくるだけというプリフェッチ命令をサポートする
【再録】コンピュータアーキテクチャの話(9) キャッシュの構造や働き(上級編) - データの局所性とプリフェッチ
本連載はHisa Ando氏による連載「コンピュータアーキテクチャ」の初掲載(2005年9月20日掲載)から第72回(2007年3月31日掲載)までの原稿を再掲載したものとなります。第73回以降、最新のものにつきましては、コチラにて、ご確認ください。 データの局所性(Locality) 最初に、「キャッシュはメモリの一部の頻繁に使われるデータを格納する高速の小規模メモリ」と書いたが、これが可能な理由は、一般的なプログラムでのメモリアクセスは隣接したアドレスのメモリを比較的頻繁にアクセスするという場所的局所性(Spatial Locality)と、同じメモリアドレスのデータを比較的短時間のうちに繰り返してアクセスするという時間的局所性(Temporal Locality)があるからである。隣接するアドレスや一部のデータが短時間に繰り返してアクセスされる頻度が高ければ、その部分をキャッシュに入
【再録】コンピュータアーキテクチャの話(8) キャッシュの構造(基礎編) - セットアソシアティブキャッシュとLRU
本連載はHisa Ando氏による連載「コンピュータアーキテクチャ」の初掲載(2005年9月20日掲載)から第72回(2007年3月31日掲載)までの原稿を再掲載したものとなります。第73回以降、最新のものにつきましては、コチラにて、ご確認ください。 このような欠点を緩和する方式がフルアソシアティブとダイレクトマップの中間であるセットアソシアティブ(Set Associative)方式である。 図4 2wayセットアソシアティブキャッシュの構造 図4は2wayセットアソシアティブキャッシュの構造を示している。図2のダイレクトマップ方式との大きな違いは、メモリブロックの横方向のグループを格納することが出来るキャッシュのマスが2個に増加している点である。従って、命令が0ブロック、データがnブロックという前述の例でも、対応するキャッシュラインが2つあるので同時に格納でき、スラッシングは発生しない
System-on-a-chip - Wikipedia
この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。 出典を追加して記事の信頼性向上にご協力ください。（このテンプレートの使い方） 出典検索?: "System-on-a-chip" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL (2015年12月) AMD Geode は x86 互換のSoC System-on-a-chip（SOC、SoC）は集積回路の1個のチップ上に、プロセッサコアをはじめ一般的なマイクロコントローラが持つような機能の他、応用目的の機能なども集積し、連携してシステムとして機能するよう設計されている、集積回路製品である。 大容量のDRAMやアナログ回路の混載にはさまざまな難しさやリスクもあり、デメリットもある（後述）ため、DRAMを別チップに集積し、同一パッケ
【再録】コンピュータアーキテクチャの話(7) キャッシュの構造(基礎編) - フルアソシアティブ方式とダイレクトマップ方式
本連載はHisa Ando氏による連載「コンピュータアーキテクチャ」の初掲載(2005年9月20日掲載)から第72回(2007年3月31日掲載)までの原稿を再掲載したものとなります。第73回以降、最新のものにつきましては、コチラにて、ご確認ください。 フルアソシアティブ方式のキャッシュ 使用できるメモリ容量から、キャッシュラインサイズとライン数を決定すると、次はこれらのラインにどのように情報を格納するかを考えることになる。理想的なのは、メモリのどの番地の内容でも、どのキャッシュラインにでも格納できる形態である。しかし、これは管理やデータの転送が難しいので、通常はラインサイズが128バイトであれば、各ラインに格納するデータの先頭番地は128バイトの整数倍の番地と制約が付けられる。つまり、各ラインはプロセサが要求するデータの番地を含む128バイト単位のブロックをメモリから持ってきて格納すること
【4Gamer.net】 ― ゲーマーにとって，CPUとは何か ―第1回：メイドさんで理解するCPUの構造
CPUとはCentral Processing Unit（中央演算処理装置）の略で，各種計算やデバイスの制御を行う装置のこと，というのは，本誌読者の中でも知っている人は多いだろう。ゲームをプレイするに当たっては，"速い"CPUが望ましいのは言うまでもない。 では，「速いCPU」とは何だろうか？ とくに「ゲームで速いCPU」は，どういったCPUなのだろう？ これについて，ちょっとまじめに考えてみよう，というのがこの企画である。第1回では，ゲームにCPUがどう関わっているのか，そして，現在のCPUがどういう構造になっているのか，といった側面から，速いCPUとは何かを考えていきたい。 そもそもCPUとは何なのか。これをどこまで掘り下げるかは難しいところで，例えばバベッジの計算機械（階差機関）までさかのぼったら，さすがに誰も読む気をなくすだろうし，あるいは「んじゃ原理的に」ということで，ブール代数
【再録】コンピュータアーキテクチャの話(6) キャッシュの構造(基礎編) - どういう単位でキャッシュに入れるのか?
本連載はHisa Ando氏による連載「コンピュータアーキテクチャ」の初掲載(2005年9月20日掲載)から第72回(2007年3月31日掲載)までの原稿を再掲載したものとなります。第73回以降、最新のものにつきましては、コチラにて、ご確認ください。 キャッシュって何だろう? 性能の観点でCPUの仕様を見るとき、コア数、クロック周波数の次に来るのがキャッシュの容量というのが一般的であるが、キャッシュとはどういうもので、どう動くのかについてはあまり理解されていないように思われる。そこでこの一連の連載ではキャッシュについて述べようと思う。 プロセサのクロックが16MHz(GHzでは無い!)程度であった1980年代半ばまではDRAMメモリのアクセス時間も5サイクル程度であり、データをDRAMまで取りに行くことは大した問題では無かった。しかし、プロセサのクロックが1GHzを超えると、プロセサのクロ
マイクロコントローラ - Wikipedia
この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。 出典を追加して記事の信頼性向上にご協力ください。（このテンプレートの使い方） 出典検索?: "マイクロコントローラ" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL (2020年4月) 一般的なマイクロコントローラの外見（Atmel AVR） マイクロコントローラ (英: microcontroller) とは、CPUに加えてRAM、ROM、I/Oポートなどを1つの集積回路（IC）にまとめた、いわば極小のコンピュータ[1]。主に機器の制御に使われる[1]。マイクロな（きわめて小さな）コントローラ（制御装置）なので、マイクロコントローラと命名された。略語はMCU（エムシーユー）[2]。 日本語ではマイコンとも呼ばれる[注 1]。 C
トランスレーション・ルックアサイド・バッファ - Wikipedia
この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。 出典を追加して記事の信頼性向上にご協力ください。（このテンプレートの使い方） 出典検索?: "トランスレーション・ルックアサイド・バッファ" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL (2025年12月) トランスレーション・ルックアサイド・バッファ（英: translation lookaside buffer、TLB）とは、メモリ管理ユニット内のある種のキャッシュであり、仮想アドレスから物理アドレスへの変換の高速化を図るものである。こんにちの仮想記憶をサポートするマイクロプロセッサは、仮想空間と物理空間のマッピングにTLBを利用しているのがほとんどである。 TLBは通常、連想メモリ (CAM) で実装されている。CPUが
同時マルチスレッディング - Wikipedia
出典がまったく示されていないか不十分です。内容に関する文献や情報源が必要です。（2020年4月） 出典は脚注などを用いて記述と関連付けてください。（2020年4月） 独自研究が含まれているおそれがあります。（2020年4月） 出典検索?: "同時マルチスレッディング" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL 同時マルチスレッディング（どうじマルチスレッディング、英: Simultaneous Multi-Threading、SMT）とは、パイプライン化されたスーパースカラーCPUにおいて、同一パイプラインステージ上で複数のスレッドの命令を処理することを特徴とする、ハードウェアマルチスレッディングの一形態。 パイプライン全体の命令充填率を上げるため、同一のパイプラインステージに複数スレッドからの
)
アキュムレータ (コンピュータ) - Wikipedia
この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。 出典を追加して記事の信頼性向上にご協力ください。（このテンプレートの使い方） 出典検索?: "アキュムレータ" コンピュータ – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL (2025年10月) コンピュータにおけるアキュムレータ（英: Accumulator）は、総和を得るといったような計算に使うレジスタや変数のことである。特にCPUのアーキテクチャに関連してアキュムレータと言うと、演算装置の演算結果を必ず入れる特別なレジスタのこと。現代でもマイクロコントローラ (MCU) の一部はアキュムレータを採用している。 CPUのアキュムレータ アキュムレータと演算装置 (ALU) の関係図。この図ではハンガリー語でAkkumuláto
SIMD - Wikipedia
この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。 出典を追加して記事の信頼性向上にご協力ください。（このテンプレートの使い方） 出典検索?: "SIMD" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL (2017年11月) SIMDの概念図 PU = 処理装置 (processing unit) 単一命令・複数データ（英: single instruction, multiple data、SIMD[注釈 1][注釈 2]）とは、コンピューターにおける並列計算方式の一つであり、単一の命令を同時に複数のデータ要素へ適用する構造を指す[5]。 1966年にMichael J. Flynnが提唱した計算機アーキテクチャの分類（フリンの分類の分類）に含まれる。主に数値演算、画像処理、信
AMD64（x86-64 / x64）とは - IT用語辞典 e-Words
AMD64とは、米AMD社が開発したマイクロプロセッサ（CPU/MPU）の64ビット命令セットで、32ビットのx86系命令セットとの互換性を維持したまま64ビットコードの実行を可能にしたもの。 x86は米インテル（Intel）社の8086を源流とするプロセッサ製品シリーズに搭載されてきた命令セットの体系で、i386以降は32ビットに拡張されたものが使用されてきた。同社プロセッサはパソコン向けの標準製品として広く普及し、AMD社ら互換製品メーカーも自社製品にx86を組み込んできた。 AMD64はこれを64ビットに拡張した命令セットで、新たに64ビット用に開発されたソフトウェアは高い性能や拡張性を得られる一方、旧来の32ビットx86プロセッサ向けのコードもそのまま実行することができる。 主な仕様 AMD64では個々の32ビット命令の先頭に特定の識別子（REXプレフィックス）を追加することで、同
マイクロプログラム方式 - Wikipedia
マイクロプログラム方式（マイクロプログラムほうしき、マイクロプログラミング、英：microprogramming）は、プロセッサの制御装置の実装手法のひとつであり、CPU内のマイクロプログラム（マイクロコード）を使用して、複雑な命令を比較的容易に実装する。 利点としては、オペレーティングシステムを含めたソフトウェアから見た場合のハードウェア（命令セットアーキテクチャ、ISA）を、容易に追加・拡張したり、あるいはプロセッサ間で標準化して互換性を高める、更には異なる命令セットのCPUのエミュレートにも応用可能である（仮想化技術のひとつともいえる）。 反面、複雑な命令の増加はパイプラインの効果が薄れる結果ともなりやすい。 マイクロコードは一般にROM (Read Only Memory) またはPLA（プログラマブル・ロジック・アレイ（英語版））[1]、またはそれらを組み合わせたものに格納される
)
レジスタ (コンピュータ) - Wikipedia
この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。 出典を追加して記事の信頼性向上にご協力ください。（このテンプレートの使い方） 出典検索?: "レジスタ" コンピュータ – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL (2019年7月) 一般に、論理回路において、フリップフロップなどにより状態を保持する装置をレジスタと呼ぶ。コンピュータにおいては、プロセッサが内蔵しているそれを指す。プロセッサには、命令セットで明示的に操作するレジスタ以外に、プロセッサ自身が動作するためのレジスタがあり、内部レジスタなどと呼ばれる。 論理回路において使われるレジスタという用語としては、たとえばレジスタ転送レベルなどがある。 プロセッサ内部のレジスタは、計算結果を一時的に保持したり、RAMやROMな
バイトオーダ - ビッグエンディアン/リトルエディアン
キーワード ビッグエンディアン, リトルエンディアン これだけは覚えよう 多バイトのデータをバイト列に変換する方法をバイトオーダ(Byte-order)という バイトオーダはプロセッサによってのみ変化する 原因と原理 アライメントやワード境界の話と同様、メモリのバイトオーダの話はプロセッサとメモリの関係によって生じます。 今日のプロセッサの多くはバイトアドレッシング方式と呼ばれる方式でメモリをアクセスしに行きます。この方式は、メモリのデータ幅(箱の大きさ)に関係なく、1バイト単位でアドレスをつけていく方式です。1バイトごとにアドレスをつけていくので、メモリの容量はアドレス空間の大きさと同じです。 [余談] バイトアドレッシング方式と対になる方式がワードアドレッシング方式です。これは、メモリのデータ幅にあわせ、メモリの箱単位でアドレスをつけていく方式です。メモリのアドレスバス上に流れる値(S
MIPS - Wikipedia
MIPS（ミプス）は、100万命令毎秒 (million instructions per second) の略で、コンピュータの性能指標の1つ。1秒間に何百万個の命令が実行できるかを表す。 一般にMIPS値は、ほとんど分岐のない命令列を実行させたピーク性能を示し、実際のアプリケーションの性能を表していないことが多い。 メモリ階層もMIPS値に大きく影響する。キャッシュに収まらないサイズのプログラムの場合、実行速度はCPU性能ではなくメモリとバスの性能で決定する。そのため、MIPSは原則として1次キャッシュに収まるサイズのプログラムで測定される。 またMIPSは、同じ命令セットを持つCPU同士で性能を比べないと意味がない。同じことをするのに必要な命令の数が異なるからである。命令セットの種類が少なく、同じことをするのに多くの命令を使うRISCは、同じ技術レベルのCISCより高いMIPSを持つ
キャッシュメモリ - Wikipedia
この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。 出典を追加して記事の信頼性向上にご協力ください。（このテンプレートの使い方） 出典検索?: "キャッシュメモリ" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL (2025年3月) キャッシュメモリ (cache memory) は、CPUなど処理装置がデータや命令などの情報を取得/更新する際に主記憶装置やバスなどの遅延／低帯域を隠蔽し、処理装置と記憶装置の性能差を埋めるために用いる高速小容量メモリのことである。略してキャッシュとも呼ぶ。コンピュータは以前から記憶装置や伝送路の性能が処理装置の性能に追いつけず、この差が全体性能に対するボトルネックとされてきた（ノイマンズ・ボトルネック）。そしてムーアの法則に基づく処理装置の加速度的
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
https://atmarkit.itmedia.co.jp/fsys/zunouhoudan/050zunou/multicore.html
CPUの基本動作 - CPU - Hardware - DAW向けPC Guide & Topic