後藤弘茂のWeekly海外ニュース－大幅に強化されたAMDのクアッドコア「Barcelona」－
●メモリが最大の障壁となるマルチコア AMDは、初のクアッドコアCPU「Barcelona(バルセロナ)」で、さまざまな問題に直面した。最大の壁はメモリで、そのためにメモリインターフェイスとキャッシュ回りでは、大幅な拡張が加えられている。AMDは、San Joseで10月9～11日に開催された「Fall Microprocessor Forum」で、Barcelonaのこうした拡張について説明を行なった。 マルチコア化でメモリが問題になるのは、CPUコア数が増えるにつれて、より多くのCPUコアに命令とデータを供給する必要が生じるためだ。そのため、ソケット当たりのメモリ帯域をより広くすることが求められる。また、複数のCPUコアからの、異なるアクセスパターンのメモリアクセスが発生する。これは、ページコンフリクトも増やす傾向にあるという。 その一方で、DRAMの効率は悪化の一歩を辿っている。「D
インテル、Itaniumの新バージョン「Montecito」を発表へ
Intelが「Itanium」の新バージョン「Montecito」を米国時間7月18日に発表すると、関係筋が明かした。 Montecito（開発コード名）は17億のトランジスタを搭載した巨大なプロセッサだ。Sun Microsystemsの「SPARC」とIBMの「Power」プロセッサが優勢なハイエンドサーバ市場において、「Xeon」や「Pentium」で獲得した影響力を何とか拡大させたいと考えるIntelにとって、同チップは次期フラッグシップ製品となる。 Montecitoの発表は2005年に予定されていた。しかし、2005年10月、同社はリリースを延期し、最高速度を200MHz落とし、プロセッサ温度が低い場合に通常よりも200MHzクロックを上げられる機能（開発コード名「Foxton」）を無効にした。 Montecitoの最上級モデルは最大1.6GHzのクロックで動作する見込みで、I
後藤弘茂のWeekly海外ニュース
■後藤弘茂のWeekly海外ニュース■ AMDがK8コアの浮動小数点演算ユニットを2倍に ～Rev. Hと見られるCPUコアの姿を公開 ●明らかになったRev. G以降のAMD CPUコア AMDは先週5月15～17日に開催されたプロセッサ関連カンファレンス「Spring Processor Forum」で、クアッドコアK8のコンセプトレイアウトと基本フィーチャを公表した。カンファレンス自体は大原雄介氏がレポートしている通りで、ここでは、資料上からわかるクアッドコアK8と新世代のK8コア群について分析してみたい。 今回の発表によって、ようやく、これまで不明瞭だった65nm世代の最初のK8「Rev. G(Revision G)」とK8のリフレッシュである「New Core」の関係が、ある程度見えてきた。クアッドコアK8の図にはめ込まれたCPUコアは、Rev. G世代のCPUコアとは明確に異な
AMD、次世代プロセッサのアーキテクチャを公開
Advanced Micro Devices（AMD）は、2007年に新しいチップアーキテクチャを投入することになっているが、Intelから市場シェアを奪うことに役だった基本設計にはあまり手を加えない方針だ。 「Next Generation Processor Technology」と呼ばれているこの新チップアーキテクチャは、現在出回っているOpteron、Turion、Athlon 64のベースになっている設計を強化したものとなる。この新しいアーキテクチャを採用することで、チップのパフォーマンスは向上し、消費電力も抑えられるが、ただしAMDは設計コンセプト全体に大幅な変更を加えてはいない。この新アーキテクチャを採用するプロセッサは2007年に登場する。 AMDのシニアフェローChuck Moore氏は、「1年おきに新しいコアを投入することに注力するのではなく、全体的なシステムのパフォー
米Intel，サーバー向けデュアルコア・プロセッサの出荷を大幅に前倒し
米Intelは，サーバー向けデュアルコア・プロセッサ「Dual Core Xeon」の出荷計画を大幅に前倒しした。当初6月に出荷する予定だったコード名「Dempsey（デンプシー）」を5月23日に出荷し，第3四半期（8～9月と見られていた）に出荷する予定だった同「Woodcrest（ウッドクレスト）」は6月にも出荷する見込みである。同社の日本法人も，米国本社でWoodcrestのスケジュールを前倒ししたことを認めた。 Dempseyは，65ナノメートルのCPUダイ（シリコンウエハー・チップ）2個を一つにパッケージングしたもので，純粋な意味ではデュアルコア・プロセッサとは言い難い。90ナノメートルのCPUダイを使用する現行のDual Core Xeon（コード名「Paxville DP（パックスビル・ディーピー）」）と比べると，チップセットとの接続バス（FSB：Front Side Bus）
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
