【福田昭のセミコン業界最前線】 Intelが世界最高密度の3D NANDフラッシュを試作 ～国際メモリワークショップ(IMW) 2020レポート
メモリのビット反転エラーとセキュリティの話｜Rui Ueyama
ハードウェアのエラーでメモリの内容が化けてしまうことが稀にある。大抵のDRAMエラーはせいぜいプログラムがクラッシュする結果になるだけだが、データ破壊になることもありえるし、悪意のある使い方をすればセキュリティ破りに使うこともできてしまう。ここではメモリエラーとセキュリティの話をしようと思う。 メモリのエラー率は意外なほど高い。データセンターで大規模なマシン群を対象に実際に観測したところ、1年間に1回以上のエラーが発生したDIMMモジュールは全体の8%にのぼったそうだ。DIMM 1枚に数百億個のメモリセルが実装されているといっても、このエラー率はちょっとびっくりするくらい大きな数字ではないだろうか？ サーバでは普通はエラー訂正付きのDIMMを使うので1ビットのエラーは問題にならないが、エラー訂正のないコンシューマ機器ではこれは実際的な問題になりえる。 メモリエラーを利用したセキュリティ破り
インテル、ついに不揮発性のメインメモリ「Intel persistent memory」発表、実稼働デモ公開。2018年に新型Xeon「Cascade Lake」とともに登場予定
Intel persistent memoryはデータの保持に電力を必要としない、不揮発性メモリの一種だ。データをメモリからストレージに保存する必要がなくなるなど、コンピュータのアーキテクチャを一変させる可能性を持つ。 現代のコンピュータは基本的にメインメモリとしてDRAMを利用しています。DRAMはアクセスが高速な一方、容量あたりの単価は高く、それゆえ大量にコンピュータに搭載することが難しく、またデータを保持し続けるのに電力を必要とします。 このDRAMの能力と性質を補完するため、一般に現代のコンピュータには二次記憶装置として大容量で安価かつ電力がなくてもデータを保持し続けられるハードディスクドライブなどのストレージを備えています。 こうした現代のコンピュータの構造を一変させようとインテルが5月16日に発表したのが、大容量かつ低価格、しかもデータの保持に電力を必要としない、同社とマイクロ
カーボンナノチューブを使った「NRAM」の基本動作を実証
中央大学の竹内健教授らのグループは2014年6月12日、米国のNanteroと共同でカーボンナノチューブを用いた半導体メモリ「NRAM」に最適な書き込み方法を開発し、140nmサイズの単体素子によって基本動作を実証したと発表した。 中央大学の竹内健教授らのグループは2014年6月12日、米国のNanteroと共同でカーボンナノチューブを用いた半導体メモリ「NRAM」に最適な書き込み方法を考案するとともに、140nmサイズのNRAM素子に適用して基本動作を実証したと発表した。中央大学では、「高速、低電力、大容量、高信頼な基本的な動作を世界で初めて実証した」としている。 抵抗の変化を応用、将来10nmへ NRAMは、Nanteroが考案した半導体メモリで、電圧印加や微小な電流を流すことでカーボンナノチューブが接触（低抵抗化）、分離（高抵抗化）し抵抗値が変化する現象を利用してデータを記憶する。
どうなる? 次世代の半導体プロセス技術(1) 存在意義を失ったITRSロードマップ
2016年7月に米国カリフォルニア州サンフランシスコで開催された半導体製造装置材料展示会「SEMICON West 2016」の併催講演会で米国の半導体技術動向調査および製造コスト分析企業であるIC KnowledgeのScotten W. Jones社長が次世代の半導体技術について調査会社の立場で示唆に富んだ講演を行った。今回の連載では、この講演内容を踏まえて、半導体技術の最新事情を読み解いてみたい。 熾烈を極めるロジック各社の先端技術ノード開発競争 次世代半導体デバイスの実現を目指して超微細化を追求する半導体メーカー(ファウンドリ含む)は、世界でほんの数社に絞り込まれてしまった。これら最先端プロセスを提供する半導体メーカーは他社より技術的優位性を強調した独自のロードマップを発表し、超微細化を象徴する独自の技術ノード名(注1)を宣伝するなど、微細化競争に拍車がかかっている。これらの数社は
システム設計の要諦は電力管理
システム設計の要諦は電力管理：福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待（1）（2/2 ページ） 「ムーアの法則」に従わないもの 半導体業界を代表する経験則と言えば、「ムーアの法則」である。ムーアの法則が半導体チップの革新をけん引し、半導体システムの急速な進化を後押ししたことは間違いない。ARMが得意とする携帯電話機の分野でも、半導体チップの相次ぐ革新によってシステムが急速に進化し、携帯型コンピュータであるスマートフォンを生み出した。 ただし、システムの構成要素には一部、「ムーアの法則」に従わないものがある。その代表は「バッテリー（電池）」だろう。例えば1998年の携帯電話機と2015年のスマートフォンを比べると、半導体とバッテリーの進化の違いがよく分かる。1998年の携帯電話機が搭載していたシステムメモリ（RAM）は64Kバイト、ストレージ（フラッシュメモリ）は1Mバイ
設計思想と現実がかけ離れ、DDRに敗れたDRDRAM
PC用メモリーがSDRAMからDDR SDRAMに移行するタイミングで、DDR SDRAMと覇を競い、敗れ去ったのがDirect RDRAM（DRDRAM）である。Rambusが開発した独自規格に基づくメモリーだ。Rambusは1990年に、高速メモリーインターフェースを開発する会社として設立された。最初のRDRAM（Rambus DRAM：Base RDRAMとも呼ばれる）は1992年に発表。これを改良した第2世代のConcurrent RDRAMを1995年に発表した。それぞれNINTENDO64やCirrus Logicのグラフィックスボードに採用されたものの、大成功とは言えなかった。Rambusは、第3世代のDirect RDRAMに関してIntelと広範なライセンス契約を結び、メモリー市場の席巻を目論んだ。
SRAM同様、自由に配置できる混載フラッシュ
SRAM同様、自由に配置できる混載フラッシュ：マスク4枚を追加するだけの低コスト製造対応（1/4 ページ） 不揮発メモリIPを手掛ける国内ベンチャー企業が、LSIのどこにでも配置できる新たな混載フラッシュメモリ技術を開発した。通常のCMOSプロセスに3～4枚のマスクを追加するだけで実現できるといい、2016年中の量産対応を目指す。 産革機構も出資 システムLSIの設計が大きく変わるかもしれない。 不揮発性メモリIPを手掛ける新興企業 フローディアは、システムLSIの任意の位置に配置できる混載フラッシュメモリ技術「LEE Flash-G2」を開発した。2016年末にも同技術を用いた90nmプロセスによるシステムLSIの量産が始まる見込み。順次、55nmプロセスなどファウンドリ各社の微細プロセスへの対応を進め、LSI設計者にとって使いやすい不揮発性メモリとして幅広い普及を狙う。 プログラムやロ
サイプレスの65nm非同期SRAMでSingle Event Upset（SEU）を軽減
サイプレスの65nm非同期SRAMでSingle Event Upset（SEU）を軽減：軽視していませんか？ メモリの放射線対策 はじめに システム設計者にとって、メモリ デバイスの信頼性とデータ インテグリティは最も重要な関心事の2つである。昨今のシステムは、放射線などの環境ファクターによるメモリ内のデータ破損に対する耐性が弱い。そのため、信頼性の高いメモリ デバイスを使用することが重要課題となっている。システム設計者は、高信頼性を得るためにオフチップで誤り訂正や冗長性を持たせる技術に頼らざるを得ない。だが、これら技術は、プリント基板のスペースをとったり処理に追加で時間がかかったりするため、オーバーヘッドの要因となる。サイプレスの最新世代SRAMは、シングルチップに誤り訂正符号（ECC）を搭載しており、ボード スペースやコストを抑えるだけでなく、デザインの複雑性も軽減する。これら製品は
【FMS】FacebookやMicrosoftがフラッシュ・メモリ業界に要望、「性能は不要、とにかくコスト」
「Flash Memory Summit（FMS）2013」（2013年8月13～15日、米国カリフォルニア州Santa Clara）の会期初日の基調講演のトップバッターを務めたのは、米Facebook社でサーバー機などのクラウド・インフラ戦略を担当するJason Taylor氏（同社 Director, Infrastructure）である。同氏は「Flash at Facebook：The Current State and Future Potential」と題して、同社のデータセンターにおけるNANDフラッシュ・メモリ（以下、NAND）の活用状況を紹介した。 Taylor氏によれば、Facebook社はサーバー機に対して膨大な投資を行っており、2012年のサーバー機関連の投資額は12億4000万米ドルに達した。同社はデータベース用やインデックス・サーバー用などの用途ごとに異なる構成
富士通セミコン、シリアル・インタフェース搭載で2MビットのFeRAMを発売
富士通セミコンダクターは、シリアル・インタフェース搭載のFeRAMの新製品を2つ発表した。容量が１Mビットの「MB85RS1MT」と2Mビットの「MB85RS2MT」である。
コンピュータアーキテクチャの話(270) メインメモリのエラー訂正手法「Scrubbing」
メインメモリのScrubbing コンピュータの中では、プロセサに使われているトランジスタよりもメインメモリに使われているトランジスタの方が圧倒的に多い。したがって、プロセサよりも、メモリが故障したり、エラーしたりという頻度の方が高く、メモリのエラーを訂正することが重要である。発生頻度の高い間欠エラーに対しては、前述のSECDEDコードを使い、1ビットエラーが見つかれば、訂正されたデータをプロセサに送ると同時に、メモリにも書き戻してやれば良いのであるが、1つ問題がある。 メインメモリは容量が大きい。例えば8GBのメインメモリを100nsごとに8バイトずつ読んだとすると、順番に読んでも100秒かかる。実際の動作では、頻繁に使われる部分もあるが、連続稼働するサーバでは何十時間もアクセスされない番地も出てくる。このような番地では、1ビットエラーが発生しても長時間アクセスされないのでエラーが訂正さ
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
【福田昭のセミコン業界最前線】 【IMW 2016】袋小路に追い込まれつつある次世代不揮発性メモリ
【後藤弘茂のWeekly海外ニュース】 Intelの新メモリ「3D XPoint」がDIMMで投入される背景
フラッシュメモリを物理的に破壊せずに“忘れられる権利”を実現するメモリシステム、中央大・竹内健教授のグループが開発 
竹内研究室の日記
【後藤弘茂のWeekly海外ニュース】 Hot Chipsで発表されたAMDのARMサーバーチップ「Seattle」など ～元TransmetaのDitzel氏率いるThruChipの無線ダイ積層技術も話題
第4回 ReRAM搭載SSD――評価結果
【後藤弘茂のWeekly海外ニュース】 Intelの次期CPU「Haswell」のeDRAMの謎
【イベントレポート】 【Flash Memory Summit 2012】【半導体メモリ編】 SK Hynixが展望する半導体メモリの未来