Intelの14nmプロセス技術を用いた「Stratix 10」を発表、年内にテストチップ出荷
Intelの14nmプロセス技術を用いた「Stratix 10」を発表、年内にテストチップ出荷：アルテラ Stratix 10/Arria 10（1/2 ページ） アルテラは次世代FPGA「Generation 10」として、Intelの14nmトライゲートプロセスで製造するハイエンド製品「Stratix 10」と、TSMCの20nmプロセスを用いたミッドレンジ製品「Arria 10」を発表した。Stratix 10は、現行のStratix Vに比べて性能が2倍となる。 Alteraは2013年6月10日（米国時間）、次世代FPGA「Generation 10 FPGA＆SoC（System on Chip）」の概要を発表した。Generation 10として今回発表したのは、Intelの14nmトライゲートプロセスで製造するハイエンド製品「Stratix 10」と、TSMCの20nmプロ
受動部品、ディスクリートを削減する超低価格FPGAなどで日本市場を狙うシレゴテクノロジー
北米を中心に大きく売上げを伸ばすファブレス半導体メーカーのシレゴテクノロジーが日本に本格上陸した。シリコンタイミングデバイスや、複数のディスクリート/受動部品をワンチップに集積する目的の超低価格FPGAなど独自色の強い製品展開で成功しているビジネスモデルで日本での顧客獲得を目指す。 2001年に設立したシレゴテクノロジーは右肩上がりの成長を遂げている。本格的に製品を投入し、「実質的な創業時期」（マーケティング担当バイスプレジデントのJohn McDonald氏）という2007～2008年以降の成長は特に目覚ましい。2009年当時の製品出荷数は1000万個程度だったが、2012年の年間出荷数は2億6900万個とわずか3年間で20倍以上の成長を遂げた。2013年も2012年比2倍近い年間5億個に迫る製品出荷を見込む。 成長を支えるのは、独自性の強い製品展開だ。シレゴテクノロジーは現在、4つの製
Bitcoinをざくざく掘り出す、モンスター・マシンたち
Bitcoinをざくざく掘り出す、モンスター・マシンたち2013.04.17 20:0010,292 福田ミホ うちのパソコンじゃ、絶対かなわないような。 Bitcoinが今注目を集めています。その価値は下がって、急上昇して、また下がっています。新たにBitcoinの世界に入ってくる人も多く、コインを少し買ってそれで買えるものを物色したり、リアル通貨と交換して相場変動でひともうけしようとしたりしています。 でもそんなBitcoinバブルの中、粛々とBitcoinをマイニングし続けているスペシャリストたちがいます。暗号解読をより速く、より効率良くすることで、少しでも多くの｢お金｣を掘り出そうとしています。 Bitcoinは当初、どんなコンピューターでもヒマつぶしに参加できる程度のものでした。でも今や、Bitcoinで真剣に稼ごうとしている人は専用のマイニングマシンを使っています。普通の人が今
もうかる通信機器はFPGAでこそ実現できる、国内メーカーの海外展開に期待
もうかる通信機器はFPGAでこそ実現できる、国内メーカーの海外展開に期待：ザイリンクス 代表取締役社長 サム・ローガン氏 大手FPGAベンダーであるXilinxは、最先端の半導体製造プロセスを用いた製品開発に意欲的なことで知られている。同社は、TSMCの20nmプロセスを用いた次世代品を、2013年10～12月期にサンプル供給する方針を既に明らかにしている。日本法人のザイリンクスで社長を務めるサム・ローガン氏に、通信機器におけるASIC／ASSPからFPGAへの置き換えの進展や、競合のAlteraが発表したIntelの14nmプロセス採用に対する見解などについて聞いた。 半導体の進化は、常に製造プロセスの微細化によってけん引されてきた。現時点では、製造プロセスの微細化で先行するIntelが22nmプロセスを用いたCPUを量産する一方で、TSMCなどのファウンドリで生産される28nmプロセス
Tabulaが100Gbps通信機器向けの3次元PLDを投入、Intelの22nmプロセスで製造
Tabulaが100Gbps通信機器向けの3次元PLDを投入、Intelの22nmプロセスで製造：プログラマブルロジック FPGA TabulaのFPGA「ABAX2P1 3PLD（Programmable Logic Device）」は、100ギガビット/秒（Gbps）クラスの信号を扱う通信機器などに向けたFPGAである。チップ上の2次元平面に「時間」の次元を加えた、独自の3次元PLD技術を採用しており、Intelの22nmプロセスで製造される。 米国の新興FPGAベンダーであるTabula（タブラ）は2013年3月26日（米国時間）、100ギガビット/秒（Gbps）クラスの信号を扱う通信機器などに向けたFPGA「ABAX2P1 3PLD（Programmable Logic Device）」を発表した。このFPGAは、Intelが開発した3次元ゲート（Tri-Gate）構造のトランジス
第154回 ミニマルファブが日本の半導体産業を救う？
巨大化する一方のファブ。一方で、お金のかかる巨大なクリーン・ルームを作らないミニマルファブが開発されている。ミニマルファブは半導体業界に一石を投じられるのか？ 連載目次 かれこれ30年ほど、この業界に厄介になってきたが、うち半分くらいは自社ファブ（半導体製造工場）のある会社に、半分くらいは自社ファブのない会社（俗にいうファブレスというやつ）に属してきた。しかし、一貫して設計をしていたので、ファブに作ってくださいとお願いする側で、ファブ側に立っていたことはない。設計から見たファブというものは、商品を生み出すためには不可欠なパートナーではあるけれど、あればあったで、なければなかったで、いろいろ考えさせられることも多い存在でもある。 日本の半導体業界全体の元気がないのだからいたしかたないのだが、日本のファブも元気がない。最大の原因は進化を「諦めてしまった」ことが大きいと思う。ファブは、微細化が原
PCI Ex 3.0に対応、10.3Gビット/秒のレーンを複数搭載できるPHY IPコアをSynopsysが発売
米Synopsys社は、1.25G～10.3Gビットのデータ転送レーンを複数搭載できるPHY IPコア「DesignWare Enterprise 10G PHY IP」を発表した。ブレード・サーバや交換機、ルーターなどの高性能な通信/コンピューティング機器に搭載される大型のバックプレーンに向けた製品である。
FPGAにステートマシンを実装する、アーキテクチャと実装手法の選択が要諦
FPGAにステートマシンを実装する、アーキテクチャと実装手法の選択が要諦：プログラマブルロジック FPGA（1/2 ページ） FPGAに搭載するカスタム回路は、状態マシン（ステートマシン）を基盤にして開発するケースが少なくない。そのステートマシンを実装する際に、正しいアーキテクチャと適切な実装手法を選択すれば、最適なソリューションを実現できる。 FPGAの用途の1つに、簡単な通信プロトコルを実行するといったシーケンス制御がある。シーケンス制御の実装には、状態マシン（ステートマシン）を活用する手法が最適だ。 ステートマシンとは、有限な数の状態（ステート）の間を行き来するタイプの論理回路で、同時に複数の状態を取ることはできず、任意の時点で必ずある1つの状態を取る。そしてトリガー信号を受けると、ある状態から別の状態に遷移する。 ステートマシンには、ムーア（Moore）型とミーリー（Mealy）型
ビット誤り率テスターを簡単に作る
ビット誤り率（bit error rate：BER）テスターはデジタル通信において基本となる測定器である。多くの市販BERテスターが入手可能であるが、それらの代わりに安価なものを設計/製作することも容易だ。図1に示す回路は市販のBERテスター並の性能を有するが、表示されたデータに基づいて手計算で結果を出す必要がある。このテスターは受信ビット数と受信したエラービット数しか表示しないため、BERを求めるには電卓などを用いて、表示されたデータから算出しなければならない。 図1のテスターは、FPGAやCPLDのような、プログラマブル・ロジックICを1個と、2個のカウンタ・モジュールを用いて作ることができる。カウンタ・モジュールは、液晶またはLEDを使用したもので、4桁以上を表示でき、オーバーフロー表示機能が付いている市販品を用いる。また、データクロック周期の半分ほどの狭いパルス幅の信号にも対応でき
Altera、100G向けマルチレートOTNマックスポンダIPソリューションを発表
Alteraは9月13日(米国時間)、100Gネットワークアグリゲーションを実現する1チップのマルチレートOTN(光トランスポートネットワーク)マックスポンダIPソリューションを発表した。 10Gポートの普及と40Gから100Gへのネットワークの急速な移行により、旧来のクライアントに加えて、10Gおよび40Gフィーダネットワークを100Gに統合して高容量伝送を実現することで、運用上の複雑性を最小限に軽減させている。 同社のマルチレートマックスポンダIPソリューションは、現在のネットワークの機能を拡張するとともに、16Gファイバチャネルなどの新しい種類のクライアントを統合することができるシングルチップソリューションを提供。28nmFPGA「Altera Stratix V」ベースの実装により、開発リスクを削減し、将来の要件に対応した開発が進められる。さらに、16Gファイバチャネルや40G E
XilinxとAlteraがともに前期から回復、PLD大手の4～6月期決算
PLD大手メーカー4社が2012年第2四半期（4～6月）の決算を発表した。4社の売上高合計は、前年同期比10％減、前期比10％増の11億2250万米ドル。
ザイリンクス、28nm世代FPGAの低コスト・低電力ファミリの出荷を開始
ザイリンクス、28nm世代FPGAの低コスト・低電力ファミリの出荷を開始：プログラマブルロジック FPGA（2/2 ページ） 2.78Tビット/秒帯域幅のFPGAも出荷済み ザイリンクスはこの他、高性能の有線通信アプリケーション向けに開発した28nm世代のハイエンドFPGA「Virtex-7 H580T」についても説明した。この品種については、出荷開始を2012年5月30日（米国時間）に発表済みだった。 Virtex-7 H580Tは、Virtex-7のうち、最大28Gビット/秒で動作する高速シリアルトランシーバ（SERDES：シリアライザ/デシリアライザ）を16チャネルと、13.1Gビット/秒のSERDESを72チャネル搭載した品種である。このデバイス単体で、入出力帯域幅は2.78T（テラ）ビット/秒に達する計算だ。[28Gビット/秒×16チャネル]＋[13.1Gビット/秒×80チャネル
チップワンストップ [jp]
ブックマーク（お気に入り）にご登録のお客様は、ブックマーク先URLの変更をお願い致します。 5秒後に新しいページにジャンプします。 自動的に切替わらない場合は、 こちらをクリックしてください。
![チップワンストップ [jp]](https://cdn-ak-scissors.b.st-hatena.com/image/square/7bf628fe8517c9ee5c4189fe3c59142d266eda22/height=288;version=1;width=512/https%3A%2F%2Fwww.chip1stop.com%2Fimages%2Fmeta%2Fogp.jpg)
第144回 Intelが最先端工場で他社製品の製造を請け負う意味
Intelがファブレスのベンチャー企業の製品製造を請け負うと発表。それも最先端の22nmプロセスを利用するという。その意味するところは？ 連載目次 Intelが他社製品の製造を請け負うファウンダリ・ビジネスをやっているようだ。とはいっても、自社の工場をファウンダリ専業の別会社（GLOBALFOUNDRIES）として分離したAMDのケースとは大きく異なり、何か目的があるようである。こういっては悪いが「腹に一物ある」ファウンダリ・ビジネスに見える。 普通、ファウンダリといったら、数量と価格さえ折り合えば、その目的とか売り先とかに関わらず、まずは仕事を受けてもらえるものだ。何に使うか、どこに売るかは、発注する委託元の問題で、ファウンダリ側がとやかくいう問題ではないからだ。とはいっても、発注された数量がちゃんと流れるのかどうかは、ファウンダリ側も市場と相手の会社を見ている。先のない市場向けの仕事や
Alteraの営業利益が前年同期の半分に、PLD大手の1月～3月期決算
PLD大手メーカー4社の2012年第1四半期（1月～3月）決算が出そろった。4社の売上高合計は、前年同期比16％減、前期比2％減の10億1860万米ドル。前年同期と比べた場合、4社とも減収となった。
2Tbps帯域幅のFPGAをザイリンクスが出荷、バックプレーン伝送波形も公開
2Tbps帯域幅のFPGAをザイリンクスが出荷、バックプレーン伝送波形も公開：高速シリアルインタフェース技術 高性能有線通信アプリケーション向けの新型FPGA「Virtex-7 X690T」の伝送波形を公開した。28nm世代の半導体技術で製造するハイエンドFPGAファミリ「Virtex-7」のうち、13.1Gビット/秒のSERDESを80チャネル搭載した品種である。3月下旬にサンプル出荷を始めたばかりだ。 FPGA大手の米Xilinx（ザイリンクス）は2012年4月、高性能の有線通信アプリケーション向けに開発した新型FPGA「Virtex-7 X690T」の伝送波形を公開した。さらに、このFPGAを利用する通信システムの開発者向けに提供する開発ツール環境で同じ伝送波形をシミュレーションした結果も併せて公開し、実測結果との相関が高いことをアピールした。 Virtex-7 X690Tは、28n
「光FPGA」の実動デモをAlteraが披露、100GbEのトラフィックを伝送
「光FPGA」の実動デモをAlteraが披露、100GbEのトラフィックを伝送：プログラマブルロジック 光ファイバー FPGA大手ベンダーのAlteraは、光インタフェースを搭載したFPGAを開発し、その動作デモを実演した。通信機器内でFPGAが入出力する高速データの伝送を、銅線を使った電気通信から光ファイバーを利用する光通信に置き換えることを狙う。ネットワークインフラの帯域幅の急拡大に対応する取り組みだ。 FPGA大手ベンダーのAltera（アルテラ）は2012年3月8日（米国時間）、光インタフェースを搭載したFPGAの動作デモを実施したと発表した。このデモは2011年第4四半期に一部地域の顧客向けに実施した他、2012年3月6～8日に米国のロサンゼルスで開催された光ファイバー通信関連の国際会議兼展示会「Optical Fiber Communication Conference and
Altera社、28nm世代の高性能FPGA「Stratix V」の量産出荷を開始
日経クロステック登録会員になると… ・新着が分かるメールマガジンが届く ・キーワード登録、連載フォローが便利 さらに、有料会員に申し込むとすべての記事が読み放題に！ 春割キャンペーン実施中！ ＞＞詳しくは
Tabula、次世代製品をIntelの22nmプロセスで製造することを発表
米Tabulaは2012年2月24日に都内で記者発表会を開催、Tabula本社から来日したAlain Bismusth氏(Photo01)が説明を行い、同社の3次元PLD(3PLD)の次世代製品に、Intelの22nmプロセスを利用することを明らかにした。 Tabulaは2010年3月に、同社としては初製品になるABAXファミリを発表した。昨年6月には品川に東京事務所を開設しており、また昨年9月にはPresident兼CEOのSteve Teig氏が来日して説明を行うなど、日本でも積極的に活動を行っている。 とはいえ、同社のSpacetime Architectureはまだ馴染みが薄いこともあって、まずはその説明を行うことに時間が費やされたが、これをもう少し簡単に説明してみたい。単純に言えば、3PLDは内部が2/4/8倍速で動くFPGAである。ただ面白いのは、各々のロジックセルが単純に2～
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
Alteraが光インタフェースを備えたFPGAの技術ロードマップを明らかに、「次は2.5次元LSI技術の適用を検討中」と同社CTO