FPGAの部屋
Libero SoC Design Suite Version 2024.1 の IP を実装する2（CoreAHBLTOAXI、CoreAXItoAHBL、CoreAHDtoAPB3、CoreAPB3） ”Libero SoC Design Suite Version 2024.1 の IP を実装する1（CoreAXI4Interconnect）”の続き。 Libero SoC Design Suite Version 2024.1 で使える IP を見ていこうということで、前回は、 CoreAXI4Interconnect を見た。今回は、CoreAHBLTOAXI、CoreAXItoAHBL、CoreAHDtoAPB3、CoreAPB3 を見ていこう。 最初に CoreAHBLTOAXI を見てみよう。 CoreAHBLTOAXI を SmartDesign にドラック・アンド・ド
オプティマイズ（電子工作・ゲームハード解析）
ようこそいらっしゃいました。 オプティマイズは電子工作・ゲームハード解析に興味を持つメンバーの集団です。 ちょっと変わったものを作っていますのでお立ち寄りください。 shop@optimize.ath.cxとsupport@optimize.ath.cxのメールアドレスは使用できません、 をご使用ください。 パーツショップ このＨＰで取り上げているテーマで必要なパーツ、キット、取り付けサービスを販売しています。 入手しにくいＵＳＢ、ＰＬＤ、マイコンなどのチップも扱っています。 Click here for orders from overseas 電子工作関係 カメレオンＵＳB SPA3NEW! EZ-USB FX2LPとFPGA Spartan3A(XC3S50A)を組み合わせた基板です。FPGAのコンフィグはPC側のアプリケーションからUSB経由で行います。 Spartan3A使用のた
POP11(PDP11 compatible On Programmable chip)
POP11 is a PDP11 compatible processor fit into an FPGA. Design language is SFL and we converted SFL to Verilog with sfl2vl. We have two version of POP11. POP11/40 This processor is PDP11/40 compatible with MMU and EIS as well as serial I/O, IDE hard drive interface and timer. It can boot UNIX from IDE HDD. It uses about 3000 logic cells with Altera FPGA. We are currently use Cyclone EP1C3 or FLE
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
http://www.heeltoe.com/software/pdp11/index.html
