タグ

CPUとthreadに関するmoozのブックマーク (3)

  • Latency numbers every programmer should know — Gist

    Forks gist: 2843573 by chetan Latency numbers every progr... created May 31, 2012 gist: 2844153 by mikea Latency numbers every progr... created May 31, 2012 gist: 2844932 by adragomir Latency numbers every progr... created May 31, 2012 gist: 2850587 by Bamco Latency numbers every progr... created June 01, 2012 gist: 2851124 by Stals Latency numbers every progr... created June 01, 2012 gist: 285208

    mooz
    mooz 2012/06/02
    各種レイテンシ.キャッシュミス,分岐予測失敗,mutex,メモリ参照,圧縮,ネットワーク送信,ディスクシークなど.
  • アウト・オブ・オーダー実行 - Wikipedia

    この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。出典を追加して記事の信頼性向上にご協力ください。(このテンプレートの使い方) 出典検索?: "アウト・オブ・オーダー実行" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL(2011年12月) アウト・オブ・オーダー実行(アウト・オブ・オーダーじっこう、英: out-of-order execution)とは、高性能プロセッサにおいてクロックあたりの命令実行数(IPC値)を増やし性能を上げるための手法の1つで、機械語プログラム中の命令の並び順に依らず、データなどの依存関係から見て処理可能な命令について逐次開始・実行・完了させるものである。頭文字で'OoO'あるいは'O-o-O'とも書かれる。「順序を守らない実行」の意である。 プロセッ

  • メモリバリア - Wikipedia

    この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。 出典を追加して記事の信頼性向上にご協力ください。(このテンプレートの使い方) 出典検索?: "メモリバリア" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL (2023年7月) メモリバリア(英: memory barrier)またはメモリフェンス(英: memory fence)とは、その前後のメモリ操作の順序性を制限するCPUの命令の一種である。 CPUには、性能最適化策としてアウト・オブ・オーダー実行を行うものがあり、メモリのロード命令やストア命令を含めて順序を入れ替えて実行することがある。この命令の並べ替えは、ひとつのスレッドの中で一般に暗黙のうちに行われるが、マルチスレッドプログラムやデバイスドライバでは慎重に制御しない

  • 1