imecがロジック向け微細化ロードマップを更新、ASMLが超高NAのEUV装置の開発を開始
imecは5月下旬にベルギーにて開催した創業40周年記念イベント「ITF(imec Technology Forum)World 2024」において、開口数=0.75のHyper-NA(超高NA)EUVリソグラフィの採用を含む2039年に至るロジックデバイスのロードマップを公開した。また、併せてパートナーであるASMLの前社長兼CTOのMartin van den Brink氏が、開口数NA=0.75の超高NA EUV露光装置を開発中であることを明らかにした。 NA=0.75の超高NA EUVシステムは、Intelが他社に先駆けて2023年末に導入したNA=0.55の高NA EUV露光装置の後継に位置づけられるもの。imecのVan den hove CEOは、2039年に至る最新のロジックデバイスの微細化ロードマップについて、ナノシートが(imecの研究パートナーのTSMCなどで)202
SC18 - スパコンまるでわからんBoF(3) なぜLinpackは長年にわたって活用されてきたのか | マイナビニュース
最後のポジショントークは、ローレンスバークレイ研究所に所属し、Top500委員会の一員でもあるErich Strohmaier氏である。 Top500に対する主要な批判の第1は、Top500は浮動小数点演算に偏っているというものである。HPL(High Performance Linpack)はO(n3)の計算をO(n2)のデータ移動で実行する。計算のByte/FlopはO(1/n)であり、nは歴史的に増加してきており、メモリバンド幅が軽視されることになっている。 第2の批判は、HPLは実際のワークロードを代表していないという点である。第3の批判は、HPLは直感的なランキングとは異なる順位をつけることがある。そして、第4の批判は、HPL性能は高いがそれ以外の用途にはあまり役に立たないスタントマシンを簡単に作ることができ、設計の指針として役立たない(あるいは有害である)という点である。 To
SC18 - スパコンまるでわからんBoF(2) 「スパコンまるでわからん」 - HPCxベンチマークで何を測定すべきか | マイナビニュース
牧野先生は、HPCxベンチマークで何を測定すべきかについて述べた。 過去40年に作られたHPC用のベンチマーク 過去40年にHPCのベンチマークとして、次の一覧に示すようなものが作られた。 しかし、現在、広く用いられているのはHPL(並列LINPACK)だけであり、その他(2013年のHPCG、2014年のHPGMGは除くと思われる)は消えていった。なぜHPLが生き残ったのか？ 牧野先生の意見では、HPLは他のベンチマークが持っていないユニークな性質を持っているという。それは、 解くべき問題だけが決められており、解き方やプログラムは規定されなかった(その後、計算量が少なくなる解法が発明され、それを使ってはいけないという規定が追加されているが、計算量を減らさなければ、他の解法を使ってもよい) 問題のサイズが規定されていない。K FlopsでもYotta Flopsのマシンでも測定できる。 そ
ispaceの月面着陸失敗、理由はクレーター地形の影響でプログラムが誤動作か
ispaceは5月26日、月面探査プログラム「HAKUTO-R」ミッション1の結果を報告した。同社が開発したランダーは、4月26日未明に月周回軌道からの降下を開始。順調に進んでいたものの、最終段階で高度データに誤差があり、着陸に失敗していた。フライトデータを詳細に分析したところ、ソフトウェア側の問題であったことが明らかになったという。 着陸シーケンスの最終フェーズ。ここまで順調なように見えたが…… (C)ispace 同社のミッション1ランダーは、2022年12月11日に打ち上げを実施。2023年3月21日に月周回軌道に到着し、成功すれば民間初・日本初となる月面着陸に挑んでいた。姿勢制御などは正常に機能し、ついに高度計がゼロを指したものの、そこに地面は無く、降下が継続。最終的には燃料が尽き、ランダーは自由落下して月面に激突したものと見られる。 NASA(米国航空宇宙局)の月探査機「LRO」
IEDM2022プレビュー(2) 世界初の2DゲートGAAFETと世界最小MRAM
IEDM 2022で発表される200件余りの一般講演の中から、同プログラム委員会が選んだ注目論文5件を今回と次回の2回に分けて紹介したい。 世界初となる2Dゲートオールアラウンド(GAA)デバイスのデモ(TSMCほか) Paper #34.5, “First Demonstration of GAA Monolayer-MoS2 Nanosheet nFET with 410 μA/μm ID at 1V VD at 40nm Gate Length,” Y-Y. Chung et al, TSMC/National Yang Ming Chiao Tung University/National Applied Research Laboratories Taiwan ゲートオールアラウンド(GAA)構造のシリコンナノシートトランジスタは、次世代デバイスアーキテクチャとして最も有望な候補
日本の先端半導体製造会社「Rapidus」の会長に東哲郎氏、社長に小池淳義氏が就任
経済産業省は11月11日、日本での2020年代後半の次世代半導体の設計・製造基盤確立に向けた次世代半導体プロジェクトの体制について公表した。 2つの新組織で日本の先端半導体開発・生産体制の構築を目指す 具体的には、先端設計、先端装置・素材の要素技術に係るオープンな研究開発拠点として「技術研究組合最先端半導体技術センター(Leading-edge Semiconductor Technology Center:LSTC)」を2022年内にも設立するほか、将来の量産体制の立ち上げを見据えた量産製造拠点の確保に向けた研究開発プロジェクトの採択先を「Rapidus」に決定したともしており、両者は互いを相互補完する関係にあると経産省では説明している。 次世代半導体プロジェクトの体制 (出所:経産省、2022年11月11日発表資料、以下同様) 8月に設立されたばかりのRapidusの取締役会長には東哲
ASMLの高NA EUV量産機は2025/26年の出荷を計画、VLSIシンポジウム2022
2022年6月にハワイで開催され、7月5日時点でオンデマンド放映が行われている「2022 IEEE Symposium on VLSI Technology＆Circuits(VLSIシンポジウム)」にて、ASMLのプレジデント兼CTO(最高技術責任者)であるMartin van den Brink氏が、「2020年代以降の最先端半導体製造への総合的なパターニング」と題した講演を行い、「半導体のイノベーションによる価値創造は、当面、減速しないだろう。ムーアの法則の限界がささやかれているが、高NA EUVリソグラフィの実用化により、予測可能な範囲の将来(2030年代)にわたってムーアの法則は継続する」との見方を示した。 講演するASMLのプレジデント兼CTOであるMartin van den Brink氏 (出所:VLSI Symposium 基調講演映像を著者がスクリーンショットで撮影した
二元/三元化合物は将来の相互配線材料としてCuに置き換わるか？(1) 目前に迫るCu時代の終焉、どうやって次の配線材料を選ぶべきか？
5年ほど前、ベルギーの独立系半導体・デジタル技術研究機関であるimecの研究者たちは、将来の相互配線(インターコネクト)材料として、微細化の限界が見え始めたCuを置き換えることを目的として、二元および三元化合物の探索を開始した。これは、新しい世界的な次世代配線材料研究の先駆けとなった。 実現に向けて、まず多数の候補をランク付けするためのガイダンスを提供する独自の方法論を設定した。本稿では、imecにおいて次世代半導体ロジックデバイスのBEOL(多層配線)研究の第一線で活躍する研究者自身が、提案した方法論を説明し、初期的に得られた結果を紹介し、将来の研究について展望する。 なぜCuが使えなくなるのか？ 銅(Cu)は、1990年代半ばにロジックデバイスのBEOL(Back End of Line)アプリケーションに導入されて以来、相互接続する配線とビアを形成するための主流の導体金属となっている
パナソニックら、サブミリ単位の精密作業を自動化する技術を開発
パナソニック ホールディングス、パナソニック コネクト、立命館大学の3社は10月3日、視覚と触覚のマルチモーダル情報を使ったサブミリ(1mm以下)の精密位置決め技術であるTactile-Sensitive NewtonianVAE(TS-NVAE)を開発したと発表した。今回開発した技術は、サプライチェーンにおける現場作業の効率化・省人化への貢献が期待できるといい、2030年の実用化を目指す。 実験で使用したロボット・システムと、ハンドカメラおよび触覚センサの出力画像 新技術は、人間が無意識に行っている高度な視覚・触覚運動制御の仕組みをAI(人工知能)で実現するもので、USBコネクタの挿入作業で成功率100%、位置決め精度0.3mmを達成したという。 実験に用いたロボット・システムでは、ロボットアームにUniversal Robotsの協働ロボットUR5eを使用し、ロボットアーム先端にはRO
チップが大きいことは良いことなんです - 世界最大級のAIアクセラレータ
Cerebras Systemsは2016年にAndrew Feldman氏とGary Lauterback氏、Michael James氏、Sean Lie氏、Jean-Philippe Fricker氏の5人によって創立された。 この5名の創立者はSeaMicroという多数の小規模サーバをネットワークで接続して性能の高いサーバを作るという開発を行っていたが、SeaMicroは2012年に3億3400万ドルという高値でAMDに買収された。当初はFeldman氏等はAMDに移ったが、2016年に昔のSeaMicroの5人の仲間で独立しCerebrasという会社を創立した。 なお、AMDはSeaMicroの技術をもとにInfinity Fabricを開発し、現在では同社のチップ間ネットワークとして広く活用している。 一方、Lauterbach氏は、サーバやワークステーションの大手のSun M
AIで日本語フォントの制作期間を短縮、フォント生成システムを特許出願
AIdeaLabは8月17日、深層学習を用いたフォント生成システムの特許出願を行ったことを発表した。この技術を活用し、手作業のフォント制作をAIで補助するソフトウェアを開発するという。 5文字デザインから独自モデルで14000文字以上生成 AIdeaLabが特許出願を行ったのは、生成モデルの一種である敵対生成ネットワーク（GAN）をベースに用いてフォントを生成する技術。大量のフォントを学習させたうえで、手作業でデザインした数個の文字から太さやセリフの形状などの特徴を抽出し、入力パラメータとして使用してフォントを生成する。 また、入力パラメータの値を調整することで、新たなフォントを出力することも可能。モデルの出力をピクセル画像ではなくベクター画像として生成する独自の技術により、フォントファイルへの出力を実現した。 こうした機能により、これまで年単位の時間がかかっていた日本語のフォント制作を、
XilinxとSamsung、FPGA内蔵で適応性を高めた計算用ストレージ製品を発表
XilinxとSamsung Electronicsは、11月10～12日に開催された「Flash Memory Summit Virtual Conference and Expo」にて、XilinxのFPGA搭載したSamsung SmartSSD CSD(Computational Storage Drive)を発表した。 SmartSSD CSDは、FPGAを内蔵することで適応性を高めた計算用ストレージプラットフォームで、大量のデータ処理を伴うアプリケーションに必要な性能、カスタマイズ性、およびスケーラビリティを備えているとのことで、Xilinxは同製品を2020年1月より自社ならびに正規販売代理店を通じて出荷を開始する予定としている。 SmartSSD CSDはXilinxのFPGAをアクセラレータとして組み込むことでデータの近くでの高速演算を可能としたことで、サーバCPUによる
Hot Chips 31はマシンラーニングが花盛り(2) Facebookの次世代学習用プラットフォーム「Zion」
Facebookの大メモリ学習プラットフォーム「Zion」 Facebookは次世代の学習用プラットフォームであるZionについて発表を行った。現用のBig Basinはメモリが小さく、リコメンデーションにはメモリ不足で、それを解消する必要があったようである。 Facebookの次世代学習用プラットフォーム「Zion」について発表するMisha Smelyanskiy氏 Facebookでのマシンラーニングのパイプラインの使用率は2018年には30%であったが、2019年には50%に増えている。また、マシンラーニングのデータ量は1年で3倍に増えている。 この12ヵ月で、Facebookのランキングを担当するエンジニアは2倍に増え、学習を行ったワークフローは3倍、マシンラーニングの計算量も3倍に増加した。なお、増加が著しいのはリコメンデーションとのことである。ブラウザを使っていると、過去の購
XDF 2018 - VersalのAI Engineの構造 | マイナビニュース
Versalの概要は既報のとおりだが、この際にはAI Engineの詳細は一切明らかにされなかった。 また、基調講演の後で話を聞いたLiam Madden氏(EVP, Hardware and Systems Product Development)も「いや私もあまり技術的に深いことは判らないんだが、Static Schedulingだ」ということで、このあたりが謎のままであったのだが、基調講演にあわせて公開された同社のホワイトペーパーでこのあたりがもう少し明らかにされたので、この内容を基にご紹介したいと思う。 Hot Chipsでは"S/W Programmable Engine"とされていたユニットは、現在はAI Engineに名前が統一されている(Photo01)。 Photo01:左がCortex-A72とCortex-R5のScalar Engine、中央下がFPGA Fabri
3Dグラフィックス・マニアックス(67) 事前計算放射輝度伝搬(PRT)～PRTの基本。静的PRT(2)
静的PRTをリアルタイム実装するための妥協と工夫 これをリアルタイムに実装するためには、いくつかの妥協と簡略化が必要になってくる。 1つ目の妥協点は、「シーンの状態の固定化」だ。つまり、シーンに登場するオブジェクトが全く動かないと言うこと。これは「静的」PRTの「静的」たる所以でもある。 PRTでは、全ての頂点から全方位の遮蔽情報を事前に計算して取得、保持して活用するという基本方針を取る。よって、シーンに登場するオブジェクトが動いたら遮蔽構造をもう一度計算し直さなければならなくなるので、リアルタイム化にはシーンを固定化するしかない 2つ目の妥協点は照明計算(陰影処理)を頂点単位とする簡略化だ。陰影処理をピクセル単位で行った方が高品位な映像が得られるのは当然なのだが、これを頂点単位に削減することで処理速度を稼ぐことができる。実際の処理系では3頂点の計算結果から、そのポリゴンを構成するピクセル
ディープラーニングにデータフローコンピューティングを使うDPU
Wave Computingは、ディープラーニング用の高性能のLSIを開発しているスタートアップであるが、そのLSIや計算のやり方については公開情報が無く、どのような仕組みであるかは分からなかった。 しかし、4月26-27日に米国サンタクララにて開催された「Machine Learning Developers Conference」において、同社は「Coarse Grain Reconfigurable Array (CGRA)」と呼ぶ方式で処理を行う「Dataflow Computing Unit(DPU)」と呼ぶ高性能LSIを開発していることを発表した。また、DPUを使った開発システムのアーリーアクセスプログラムを開始しており、今年の第4四半期には製品を出荷することも発表した。 この発表資料などを基に、DPUとDPUを使ったディープラーニング用のシステムを見て行こう。 ディープニュー
宇宙誕生時に起きた重力異常と同じ現象をワイル半金属の実験で確認-IBMなど
IBMチューリッヒ研究所、ハンブルク大学などの国際研究チームは、トポロジカル物質の一種であるワイル半金属において、「混合軸性重力異常」と呼ばれる量子異常現象を確認したと発表した。 この異常現象は、従来の理論ではビッグバン直後の初期宇宙や中性子星内部、高エネルギーの粒子衝突実験で作られる超高温(数兆度)のクォークグルーオンプラズマといった特殊な条件下で現れると考えられてきたもので、いままで実験的に観測されたことはなかった。今回、実験室内における固体試料の観察によってこの量子異常が確認されたことは、物理学の基礎研究としても、固体物理のデバイス応用の上でも重要な成果であるとしている。研究論文は、科学誌「Nature」に掲載された。 特殊な条件を置くことによって、古典物理学の基本法則であるエネルギー・電荷・運動量などの保存則が、量子力学のレベルで破れる場合がある。古典的な保存則に関するこのような破
日本メーカーが大苦戦!マシンビジョンの世界で何が起きているのか？(10) ハイパースペクトルカメラとスペクトル解析の世界
前々回(第8回「カメラは2次元画像から+αの時代 - 「カメラ」から「センシングデバイス」)にて、カメラは今後センシングデバイスへと変化していくというトレンドと背景を解説し、それにより2次元情報に+αの情報を付加することができるとお伝えした。その+α情報として前回は3次元について触れたが、今回は波長について解説する。 光はさまざまな波長から構成されていて、例えば人間にとって白く見えるものは可視光領域の400nm～800nmまでの光が均一に混ざっていることを意味する。また、木(植物)を通常のRGBカラーカメラで撮影すると、以下の図のようにGの輝度が大きく反応する。しかし、実際には光はRGBといった3つの大枠のバンドで構成されているのではなく、もっと細かな波長の光から構成されている。たまたまカラーカメラは、この複雑な波長の組み合わせを3つの帯域で大まかに撮像しただけなのである。 もう少し厳密に
GoogleのAI開発を支えるディープラーニング専用プロセッサ「TPU」 - ISCA論文レビュー版から、その仕組みを読み解く
レポート GoogleのAI開発を支えるディープラーニング専用プロセッサ「TPU」 - ISCA論文レビュー版から、その仕組みを読み解く GoogleがISCA論文のレビュー版を公開 Google DeepMindのアルファ碁が、トッププロ棋士の韓国の李世乭(イ・セドル) 九段を破ったのは記憶に新しい。事前には李 9段の圧勝という予想であったが、これは半年ほど前に元ヨーロッパチャンピオンとの対局した時の棋譜を見ての予想である。しかし、アルファ碁は半年の間に格段に強くなっていた。 その秘密が、AIの推論の性能を大幅に向上させた、Googleの専用アクセラレータのTensor Processing Unit(TPU)である。TPUを大量に使うことにより、先読みが深くなり、大幅に強くなったと考えられる。 TPUの存在は、2016年5月のGoogle I/Oで明らかにされたが、その詳細は公表されて
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
Linuxコマンドの代替コマンド「ncdu」「htop」「tldr」「jq」「fd」とは？
