
エントリーの編集

エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
VHDL 100行で8bit CPUを設計してGHDLでエミュレーションする - Qiita
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています

- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
VHDL 100行で8bit CPUを設計してGHDLでエミュレーションする - Qiita
昔書いたにっき( https://mjt.hatenadiary.com/entry/20110125/p2 )で取り上げたMCPU( https://github.c... 昔書いたにっき( https://mjt.hatenadiary.com/entry/20110125/p2 )で取り上げたMCPU( https://github.com/cpldcpu/MCPU/ )を拡張し、それなりの実用性を確保したい話。 作成したものはGitHubに置いてある https://github.com/okuoku/nanocpu 。 できたCPU 出来たCPU の諸元を簡単に要約すると、 64マクロセルCPLDに収まるギリギリのデザイン 割り込み機能なし ALU命令は 4命令のみ (ADD / NOR / Store / Jump if Clear Carry + carry clear) 8bit データ、ALU 14bit アドレスバス (8bitセグメント、6bit直接アドレス) 非同期SRAMメモリインターフェース を持つ。このCPUは64マクロセルのXil