2013年1月に製造されたRISC-Vプロセッサのプロトタイプ RISC-V(リスク ファイブ)はカリフォルニア大学バークレー校で開発されオープンソースで提供されている命令セットアーキテクチャ(英: instruction set architecture、ISA)である[2]。 本稿ではISAであるRISC-Vの実装(RISC-Vコア)およびエコシステム(対応OS、開発ツール)を含めて解説する。 概要[編集] オープンソースライセンス[編集] 他の多くの命令セットアーキテクチャ(ISA)設計とは異なり、RISC-V ISAは、使用料のかからないオープンソースライセンスで提供されている。多くの企業がRISC-Vハードウェアを提供したり、発表したりしており、RISC-Vをサポートするオープンソースのオペレーティングシステムが利用可能であり、いくつかの一般的なソフトウェアツールチェーンで命令セ
![RISC-V - Wikipedia](https://cdn-ak-scissors.b.st-hatena.com/image/square/9f8b4dd9588e00c8d42a2d34bf3a0577581f8c51/height=288;version=1;width=512/https%3A%2F%2Fupload.wikimedia.org%2Fwikipedia%2Fcommons%2Fthumb%2F7%2F7a%2FYunsup_Lee_holding_RISC_V_prototype_chip.jpg%2F1200px-Yunsup_Lee_holding_RISC_V_prototype_chip.jpg)