「CPUのキャッシュは、L1が32KB、L2が256KB、L3が2MBという風に多層に分かれているが、なぜ、32KB+256KB+2MBのL1キャッシュではダメなのか?」という素朴な疑問に対して、ファビアン・ギーセン氏(ryg)が「1960年代の古いオフィスでの働き方」を例に挙げて明解に回答しています。 Why do CPUs have multiple cache levels? | The ryg blog https://fgiesen.wordpress.com/2016/08/07/why-do-cpus-have-multiple-cache-levels/ 前述の質問に対するショートバージョンの答えは、「それぞれのキャッシュには役割があるから」。大前提として、キャッシュは容量が大きいほどデータ転送速度が遅く、記憶密度が高く、省電力という性質を持つため、必要性に応じて異なる種類
AMDは、技術発表会「HotChips」で、Zenの詳細を発表した。結果、いくつか連載370回で説明した内容で間違っているところや、新たに判明したことなどがあるのでまとめて補足しておきたい。 まずHotChipsで紹介されたZenの特徴が下の画像である。 スケジューラーやキューのサイズは、Skylakeよりもやや少ないが、Haswell/Broadwell世代とはほぼ互角といったところまで増えており、一方でキャッシュは明らかにHaswell/BroadwellはおろかSkylake世代を上回る帯域となっている。 結果、小さいプログラムやデータを扱う範囲ではSkylakeに分があるかもしれないが、大きなデータやプログラムに関してはZenに分がありそうだ。 さて、まずフェッチのところであるが、TLBがかなり強化され、さらにL0 TLBが搭載されているのがわかる。
今年のIDFは、あまりプロセッサーに関する話題がなかった。一応Kabylakeと思しき「第7世代Coreプロセッサー」でH.265/10bitカラーの4Kビデオの再生デモが行なわれた程度でしかなかったのは、すでにBroadwell-Eの発表も行なわれた後で、あまり見せられるべき弾がなかったというあたりが正直なところだろう。 連載360回でも触れたとおり、Kabylakeはモバイル向けの製品が年内に出荷という話が6月のCOMPUTEXで語られており、それ以上の情報はなかった。 4Kビデオにしても、H.265の10bit再生をハードウェアでサポートしたのは新しい機能であるが、それはCPUコア側とはあまりり関係がないから、ということかもしれない。 実際テクニカルセッションを見ても、これまでのIDFなら必ずあった最新版のCoreプロセッサーの説明、あるいはこれに搭載されるGPUの説明を行なうセッシ
CPUがアイドル状態のときのエネルギー節約のために、CPUを低電力モードにすることができます。それぞれのCPUには複数の電力モードがあり、まとめて「C-State」または「Cモード」と呼ばれますこの記事では、モードの種類と機能、どのプロセッサーがどのモードをサポートしているかを説明します。 低電力モードは、486DX4プロセッサーで最初に導入されており、新しい概念ではありません。CPUの消費電力をさらに節約できるように、新たなモードが追加されてきました。 こうしたモードは、CPU内のアイドル状態のユニットに対するクロック信号と電力をカットように機能します。クロックのカット、電圧の低下、またはより完全なシャットダウンにより停止したユニットが増えると、より多くの電力を節約できます。ただし、スリープ モードになったCPUが完全に「ウェイク アップ」するには時間がかかります。 これらのモード、つま
投機的プリフェッチとキャッシュの弱点:福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待(8)(1/2 ページ) 今回は、メモリアクセスの高速化手法である「投機的プリフェッチ(Speculative Prefetch)」の仕組みを解説する。これは、“次のアクション”を推測して、データをキャッシュにコピーするものだ。この他、キャッシュが抱える本質的な弱点についても触れておきたい。 使われそうなデータをキャッシュにコピーしておく 国際会議「IEDM」のショートコースで英国ARM Reserch社のエンジニアRob Aitken氏が、「System Requirements for Memories(システムがメモリに要望する事柄)」と題して講演した内容を紹介するシリーズの第8回である。 前回で述べたように、キャッシュメモリ(キャッシュ)には、CPUがいったんアクセスしたデータを格納し
キャッシュの基本動作:福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待(7)(1/3 ページ) 今回は、キャッシュメモリの基本動作について解説する。基本動作は、大きく分けて2つある。メインメモリからデータをキャッシュラインにコピーする「アロケーション」と、特定のキャッシュラインからデータを追い出して“空き”を作る「エビクション」だ。 1次キャッシュと2次キャッシュ、外部メモリの動作を見る 国際会議「IEDM」のショートコースで英国ARM Reserch社のエンジニアRob Aitken氏が、「System Requirements for Memories(システムがメモリに要望する事柄)」と題して講演した内容を紹介するシリーズの第5回である。 前回は、キャッシュメモリ(キャッシュ)の基礎に関する講演部分をご報告した。今回は、キャッシュの動作に関する講演の概要をご紹介する。 本
キャッシュメモリの基礎:福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待(6)(1/3 ページ) 今回は、キャッシュメモリについて解説する。キャッシュの考え方はとてもシンプルだが、実装となるとさまざまな方法があって複雑だ。今回は、3つのキャッシュアクセス構造について説明しよう。 キャッシュとは何か 国際会議「IEDM」のショートコースで英国ARM Reserch社のエンジニアRob Aitken氏が、「System Requirements for Memories(システムがメモリに要望する事柄)」と題して講演した内容を紹介するシリーズの第5回である。 前回は、CPUの基本的なアーキテクチャを説明した。またCPUの演算性能を向上させるさまざまな手段が、メモリ・システムを複雑にしていることを述べた。今回は、キャッシュメモリ(キャッシュ)の基礎に関する講演部分をご紹介する。 キャ
CPUアーキテクチャの基礎:福田昭のデバイス通信 ARMが語る、最先端メモリに対する期待(5)(1/2 ページ) 今回から、CPUアーキテクチャとメモリ・システムの関連について掘り下げていこう。まずは5段パイプラインアークテクチャを例に挙げ、メモリ・システムとの関連をみていく。 パイプラインで動作するCPU 国際会議「IEDM」のショートコースで英国ARM Reserch社のエンジニアRob Aitken氏が、「System Requirements for Memories(システムがメモリに要望する事柄)」と題して講演した内容を紹介するシリーズの第5回である。 前々回からは、講演の第2パートである「CPUのメモリに対する要求」の概要をご報告している。今回からは、CPUアーキテクチャとメモリ・システムとの関連に関する基礎的な講演のパートをご紹介していく。 初めはCPUアーキテクチャである
パソコンの購入や買い替えを検討しているなら、CPUのチェックは欠かせない。ただ、パソコンのカタログやCPUメーカーのサイトには、CPUのさまざまな指標が記載されているが、これらを一つひとつ読み解くのはなかなか骨が折れる。CPUの表記も、ブランドやプロセッサー・ナンバーなどが組み合わさってとても複雑だ。本章ではこうした仕様や表記の違いについて個別に解説する。 メーカーはWebサイトでパソコンに搭載するCPUのモデルや仕様を公開している(左)。インテルのWebサイト(http://ark.intel.com/ja/)で、より詳細な仕様を確認することも可能だ(右)。図中の「リソグラフィー」とは製品プロセスのこと 【キャッシュ】3次キャッシュは当たり前 メモリーの読み書きはCPUに比べ極めて遅い。CPUがメモリーからデータや命令を読み出すと、大きな待ち時間が発生する。この速度差を補うために設けられ
命令処理をブラッシュアップ もちろん、肝であるCPU自体の処理性能も強化している。ここ20年ほどのインテル製CPUは、原型となったCPUが利用していたx86命令を、より実行効率の高いμOP(マイクロオペレーション)と呼ぶ内部命令に変換して処理することで、互換性を維持しながらCPU性能を高めている。 Skylakeでは、こうした命令の変換過程や演算処理を見直すことで、処理効率を一層高めた。具体的には、命令などを一時的に保管するキャッシュやキューの増量、命令変換処理を最適化するスケジューラーおよび演算ユニットの改善などが挙げられる(図8)。インテルの資料によれば、Skylake世代のCPUは前世代のBroadwellに比べて、CPUの性能で10%前後、3次元グラフィックス性能で50%も向上したという。
インテルは2009年、主力CPU製品だった「Core 2」シリーズを置き換える後継モデルとして「Core i」シリーズを発表した。Core iは、CPU内にメモリー制御チップ(コントローラー)を統合して、メモリーの読み書きを高速化。さらにグラフィックス機能も内蔵した。 以降は製造プロセス技術とCPUの基本設計(マイクロアーキテクチャー)を1年ごとに更新する「チックタック」戦略を採用し、性能や機能を向上させてきた。2015年9月に登場した「Skylake」(開発コード名)は第6世代のCore iで、今回はマイクロアーキテクチャーの刷新となるタック期に該当する(図1、図2)。主な特徴は4点ある。(1)消費電力の削減(2)グラフィックス機能の進化(3)性能の向上(4)対応機器の多様化――だ。本章では、Skylakeで進化した各項目を中心に解説しよう。
皆さま、あけましておめでとうございます。本年もよろしくお願いします。 ……とか書いてる今はまだ12月29日なんですけどね。それはともかく。2015年はProcessが不調な年であり、主要なチップメーカーがそろって新製品を出せずに苦労した年でしたが、これは2016年も続くことになりそうです。 半導体製造における"鍵"を握ってるのが「Process」という状況に変わりはありません。そんな訳で2016年のPCテクノロジートレンドもまずProcessから話をしていこうと思います。 編集注:PCテクノロジートレンドといえば、「スタッフの方の写真」ということで今回はスタッフ「まめっち」さんの写真をお送りいただきました。記事の各所にご登場いただいております Intel 14nmは落ち着きを見せるもまだまだ課題が 不調が続くIntelの14nm世代。Photo02~Photo04は2014年のInvest
前々回、前回からの big.LITTLE の勉強の続き。 続いて big.LITTLE MP (GTS) について。例によって 【後藤弘茂のWeekly海外ニュース】2014年のARMのSoCの中核技術となる「big.LITTLE MP」 - PC Watch からポイントを引用すると、 前回の記事でbig.LITTLE MPもIKSと同じCPUのオペレーティングポイントを使っていると書いたが、これは古い仕様で、現在は異なるという。ARMによると、big.LITTLE MPでは、Linux/Unixでのスケジューラへのキューである「run queue」から得られる「load average」によるCPU負荷の値を使っているという。原則的にはrun queueでの占有率が高くなり、load averageの比率が一定を越えると、そのCPUコアをLITTLEコアからbigコアへと切り替える仕組
CPU冷却用金属と羽の掃除について。 自作する人なら簡単な作業、私は修理現場で数千台クリーニングしたという自慢にならない話は置いておき、意外と困っているというか、どうすれば良いのか迷う人が居られる御様子。 ゲストブックにてネタ振り感謝。 元ネタはこちら。 いまだにCPUクーラーのお手入れの仕方がわからん 丸洗いしても大丈夫みたいな話も見かけるが自分でやるとなると躊躇しちゃう… source:いまだにCPUクーラーのお手入れの仕方がわからん : PCパーツまとめ 丸洗いはしなくともホコリを吹き飛ばせば良いのだけれども、ホコリや汚れのレベルにより変わるやも知れず。 ここからホコリまみれ映像多数なので御注意有れ。 レベル1~5、そして番外編の計6つ。色々な汚れを見る為、意図的に外部サイトの記事を多めで参考リンクとしております。 Lv1:エアダスターで綺麗になる程度のホコリ レベル1にしては少々ホ
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く