チップ抵抗器の小型化が過度な温度上昇を招く（後編）
「4.1.3.1 熱設計」では、チップ抵抗器を事例として取り上げ、熱設計の現状と対策を説明している。具体的には、「（1）チップ抵抗器の小型化・高電力化と熱問題」「（2）チップ抵抗器の温度上昇と基板放熱の関係」「（3）基板放熱に適した新たな温度基準と取組み」の3つの項目がある。前回は「（1）チップ抵抗器の小型化・高電力化と熱問題」の概要を述べた。今回は「（2）チップ抵抗器の温度上昇と基板放熱の関係」と、「（3）基板放熱に適した新たな温度基準と取組み」の概要を報告しよう。 抵抗器を密集させると定格の4分の1でも温度上昇が140℃に達する 前回でも述べたように、チップ抵抗は、周囲温度が定格値（70℃）よりも高い条件では、定格電力よりも低い負荷電力で使用することが求められてきた。70℃の負荷電力（定格電力）を100％とすると、120℃では定格電力の40％に負荷を下げなければならない。ただし、周囲温
チップ抵抗器の小型化が過度な温度上昇を招く（前編）
チップ抵抗器の小型化が過度な温度上昇を招く（前編）：福田昭のデバイス通信（451） 2022年度版実装技術ロードマップ（75） 今回から、第4章第1節第3項「部品実装・設計時の注意点」の概要を説明していく。この項は、「熱設計」「電気性能」などの4つのパートで構成される。 表面実装部品の実装・設計時の注意点を解説 電子情報技術産業協会（JEITA）が3年ぶりに実装技術ロードマップを更新し、「2022年度版 実装技術ロードマップ」（書籍）を2022年7月に発行した。本コラムではロードマップの策定を担当したJEITA Jisso技術ロードマップ専門委員会の協力を得て、ロードマップの概要を本コラムの第377回からシリーズで紹介している。 第448回から、第4章「電子部品」の概要説明を始めた。前々回と前回は、表面実装型電子部品（SMD）の中でインダクターと積層セラミックコンデンサー、チップ抵抗器の製
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
