サクサク読めて、アプリ限定の機能も多数!
トップへ戻る
買ってよかったもの
doc.veryl-lang.org
ハードウェア記述言語 Veryl Veryl は “SystemVerilog の代替言語” として設計された最新のハードウェア記述言語です。以下のような特徴があります。 簡素な構文 Veryl の構文は SystemVerilog と Rust をベースに簡素化したものです。ここで “簡素” とは2つの意味があります。1つはパーサにとって、もう1つは人間にとってです。 SystemVerilog の構文は非常に複雑であり(IEEE Std 1800-2017 Annex A を参照)、このことがツール実装を困難にしています。Veryl はパースしやすい簡素な構文を採用することで、ツール実装のしやすさを重視しています。そのため文脈依存の構文や省略記法よりキーワードや記号による明示的な構文を採用します。例えば Python における “オフサイドルール” や ECMAScript / Go
このページを最初にブックマークしてみませんか?
『doc.veryl-lang.org』の新着エントリーを見る
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く