サクサク読めて、アプリ限定の機能も多数!
トップへ戻る
買ってよかったもの
www.isus.jp
この記事は、インテル® デベロッパー・ゾーンに公開されている「Dynamic Resolution Rendering Article」(https://software.intel.com/en-us/articles/dynamic-resolution-rendering) の日本語参考訳です。 この記事の PDF 版はこちらからご利用になれます。 記事とソースコードのダウンロード ダイナミック解像度レンダリングのアップデート [PDF 0.3MB] https://software.intel.com/sites/default/files/m/d/4/1/d/8/DynamicResolutionRendering_Update.pdf ダイナミック解像度レンダリング [PDF 1.1MB] https://software.intel.com/sites/default/fil
この記事は、インテル® デベロッパー・ゾーンに公開されている「The Ultimate Question of Programming, Refactoring, and Everything」の日本語参考訳です。 この記事では、プログラマーがエラーを回避し、時間と労力を節約するのに役立つ C++ コーディングに関する 42 の推奨事項を紹介します。著者の Andrey Karpov 氏は、静的コード解析ツールである PVS-Studio の「プログラム検証システム」開発チームを率いるテクニカル・ディレクターとして、多数のオープンソース・プロジェクトの検証を通して、問題となる多種多様なコーディング手法を見てきました。ここでは、その知識と経験を皆さんと共有します。すべての推奨事項には実例が示されます。これらの推奨事項は C/C++ プログラマーを対象としていますが、多くは一般的なものであり、
この記事は、インテル® ソフトウェア・ネットワークに掲載されている「Benefitting Power and Performance Sleep Loops」(http://software.intel.com/en-us/articles/benefitting-power-and-performance-sleep-loops/) の日本語参考訳です。 問題の概要 最新のマルチコア・プロセッサーを最大限に活用するため、開発者は扱いやすいサイズに作業を分割し、スレッドプールを利用して同時に実行する複数のスレッドに分配する手法が一般的になりました。スレッドプールのパフォーマンスと消費電力の問題は、通常、複数のスレッドが作業を要求して作業キューで高い競合が発生している場合か、複数のスレッドがキューで作業を待機している場合に発生します。この問題を解決するアルゴリズムは色々ありますが、ここでは
最新のドキュメント番号: 248966-037 July 2017 rev. 2 この版では、2017 年 8 月に公開した【037】の日本語参考訳をベースとして、付録 A (アプリケーション・パフォーマンス・ツール) と付録 B (パフォーマンス監視イベント) の訳を追加しました。 イメージをクリックすると PDF が開きます。 ドキュメント番号: 248966-037 July 2017 この版【037】では、2017 年 7 月に公開した【036】の日本語参考訳をベースとして、【037】で新たに追加された 2-1 節 (Skylake Server✝ マイクロアーキテクチャー)、2.2.4 節 (Skylake✝ マイクロアーキテクチャーのポーズ・レイテンシー)、8 章 (サブ NUMA クラスタリング)、13 章 (インテル® AVX-512) を追加しました。 また、既存の 1
この記事は、インテル® デベロッパー・ゾーンに公開されている「Unity* Optimization Guide for Intel x86 Platforms: Part 1」(https://software.intel.com/en-us/android/articles/unity-optimization-guide-for-x86-android-part-1) の日本語参考訳です。 この記事の PDF 版はこちらからご利用になれます。 目次 ツール Unity* Profiler インテル® GPA System Analyzer インテル® GPA Frame Analyzer x86 プラットフォームのパフォーマンスを最大限に引き出すため、プロジェクトに適用可能ないくつかの最適化があります。このガイドでは、Unity* プロジェクトのパフォーマンスの向上に役立つさまざまな
この記事は、インテル® デベロッパー・ゾーンに公開されている「Build Open Source Storage Stacks in User Space」(https://software.intel.com/en-us/articles/build-open-source-storage-stacks-in-user-space) の日本語参考訳です。 この記事の PDF 版はこちらからご利用になれます。 概要 ストレージ要件は年々飛躍的に増加しており、その要件を満たすためにストレージ・ハードウェアも急速に進歩しています。3D XPoint™ テクノロジーのような次世代のハイパフォーマンス・テクノロジーでは、レイテンシーはミリ秒ではなく、ナノ秒で測定されます。次世代ストレージでレイテンシーの桁が変わることから、I/O ボトルネックがストレージメディアからネットワークやソフトウェアへ移行
この記事は、インテル® デベロッパー・ゾーンに公開されている「Superior Performance Commits Kyoto University to CPUs Over GPUs」(https://software.intel.com/en-us/articles/superior-performance-commits-kyoto-university-to-cpus-over-gpus) の日本語参考訳です。 京都大学大学院医学部では、Theano フレームワークを使用した創薬計算におけるニューラル・ネットワークのディープラーニングのトレーニングを行う際に、デュアルソケットのインテル® Xeon® プロセッサー E5-2699 V3 (開発コード名 Haswell アーキテクチャー) ベースのシステムが NVIDIA* K40 GPU よりも優れたパフォーマンスを提供すること
この記事は、インテル® デベロッパー・ゾーンに公開されている「The Last Line Effect」(https://software.intel.com/en-us/blogs/2015/04/22/the-last-line-effect) の日本語参考訳です。 この記事の PDF 版はこちらからご利用になれます。 コピーペーストを使用して引き起こされる多くのエラーを調査した結果、プログラマーが最も多くミスを引き起こしているのはホモジニアスなコードブロックの最後の部分であることが分かりました。プログラミングに関する書籍でこの現象についての記述をこれまで見たことがないため、ここに記しておくことにします。私は、この現象を「最後の行問題」と呼んでいます。 はじめに 私 (Andrey Karpov) は、スタティック・アナライザーを使用してさまざまなアプリケーションのプログラムコードを解
Visual* C++、GCC*、インテル® C++ コンパイラーなど、広く利用されているコンパイラーには様々な最適化オプションが用意されています。この連載では、C/C++ ソースのコンパイル時にパフォーマンスに影響する幾つかの最適化オプションの使い方とその効果を説明します。 第1回 第2回 第3回 第4回 第5回 最終回 今回の記事では、インテル® コンパイラーがどのような C/C++ ソースを自動ベクトル化できるか、いくつかのコードパターンを示して紹介します。 典型的なメモリーアクセスを伴うループ インテル® コンパイラーによる自動ベクトル化は、連続したメモリーアクセスを伴う演算が含まれるループで最も効果を発揮することは、これまでに紹介しました。次のようなコードがその代表的な例です。 for(i=0; i<MAX; i++){ A[i] += B[i] * C[i]; } しかし、上記
この記事は、インテル® デベロッパー・ゾーンに公開されている「StdAfx.h」(https://software.intel.com/en-us/blogs/2015/04/17/stdafxh) の日本語参考訳です。 この記事は、Visual Studio* 環境下で C++ プロジェクトをコンパイルする開発者向けに記載されています。不慣れな環境ではすべてが奇妙で複雑に見え、初心者は特に stdafx.h に起因する奇妙なエラーにイラつくことがあります。それらはかなり多くの確率で、すべてのプロジェクトのプリコンパイル済みヘッダーを無効にすることで解決できます。この記事は、Visual Studio* を使用する初心者向けに stdafx.h にまつわる問題の解決を提示します。 プリコンパイル済みヘッダーの目的 プリコンパイル済みヘッダーはプロジェクトのビルド時間を短縮することを目的とし
この記事は、インテル® デベロッパー・ゾーンに公開されている「Numpy/Scipy with Intel® MKL」の日本語参考訳です。 *著者注: この記事は 2014 年 8 月 27 日更新されました。 NumPy/SciPy アプリケーション・ノート ステップ 1 – 概要 このガイドは、現在 Numpy/SciPy を利用しているユーザーが、インテル® マス・カーネル・ライブラリー (インテル® MKL) の利点を活用することを目的としています。 NumPy は、ベクトルや行列演算を可能な限り BLAS と LAPACK 関数に自動マッピングします。インテル® MKL は、業界標準であるそれらのインターフェイスをサポートしているため、NumPy のスクリプトをわずかに変更するだけでインテル® MKL の最適化の恩恵を受けることができます。 NumPy は、Python* による
Visual* C++、GCC*、インテル® C++ コンパイラーなど、広く利用されているコンパイラーには様々な最適化オプションが用意されています。SIMD 命令にはどれほどの効果があるのか、そして通常の IA 命令との違いは? この回では、SIMD 命令の効果について説明します。 第1回 第2回 第3回 第4回 第5回 最終回 SIMD 命令を利用すると劇的にアプリケーションの性能を改善できることがあります。Visual* C++、GCC*、インテル® C++ コンパイラーなど主要なコンパイラーは、SIMD 命令を利用した実行コードを生成することができますが、コンパイラーによってその最適化能力が異なります。利用するコンパイラーの特性を知っておくと良いでしょう。 for(int i; i<MAX; i++) A[i] += B[i] * C[i]; // A, B, C の配列が単精度浮動
2014 年 3 月にサンフランシスコで開催されたゲーム・デベロッパー・カンファレンス (GDC) で、Microsoft 社は 2009 年以降に初めてのグラフィック API を、DirectX 12 としてアップデートすることを発表しました。DirectX 12 は、Windows だけでなく Windows Phone や Xbox もサポートする、Microsoft の新しいゲーミング・プラットフォームとなります。 イベントレポート:SIGGRAPH 2014: IA 上の DirectX* 12 サポート Direct3D 12 概要:Direct3D 12 概要 パート 1: ハードウェアに近く Direct3D 12 概要 パート 2: パイプライン状態オブジェクト Direct3D 12 概要 パート 3: リソースバンド Direct3D 12 概要 パート 4: ヒープ
この記事は、インテル® デベロッパー・ゾーンに公開されている「New optimizations for X86 in upcoming GCC 5.0」(https://software.intel.com/en-us/blogs/2014/11/24/what-is-new-for-x86-in-upcoming-gcc-50) の日本語参考訳です。 パート 1 ロード/ストアグループのベクトル化GCC 5.0 では、ロードグループとストアグループのベクトルコードの品質が大幅に向上しました。ロード/ストアグループとは、反復中のロード/ストアの連続したシーケンスを意味します。次に例を示します: x = a[i], y = a[i + 1], z = a[i + 2] で、”i” で繰り返されるロードグループのサイズは 3 です。 グループサイズは、ロード/ストアアドレスの最下位と最上位間
この記事は、インテル® ソフトウェア・ネットワークに掲載されている「Designing Artificial Intelligence for Games (Part 2)」(http://software.intel.com/en-us/articles/designing-artificial-intelligence-for-games-part-2/) の日本語参考訳です。 前の記事 (その 1) では、AI を使用するエンティティーに関連する人工知能研究として、インテリジェント・エージェントの基本的な決定を管理する方法について説明しました。 この記事では、主人公 (またはモンスターなどのゲームのエンティティー) に決定を行うための情報を与えます。インテリジェント・エージェントは、ゲーム世界で注目する位置ポイントを識別して、そこにたどり着く方法を見つける必要があります。これらの方法
この記事は、インテル® デベロッパー・ゾーンに掲載されている「Part #1 – Tuning Java Garbage Collection for Hbase」(https://software.intel.com/en-us/blogs/2014/06/18/part-1-tuning-java-garbage-collection-for-hbase) の日本語参考訳です。 このパート 1 の記事では、100% YCSB 読み取りの HBase* 用 Java* ガベージ・コレクション (GC) をチューニングする方法を説明します。パート 2 では 100% 書き込み、パート 3 では 50%/50% 読み取り/書き込みの Java* GC のチューニングを行います。すべての記事で、標準 NoSQL ワークロードである YCSB を使用します。YCSB と HBase* のインスト
OpenMP* 4.0 における SIMD およびアフィニティー機能の導入 法務上の注意書きと最適化に関する注意事項 本資料に掲載されている情報は、インテル製品の概要説明を目的としたものです。本資料は、明示されているか否かにかかわらず、また禁反 言によるとよらずにかかわらず、いかなる知的財産権のライセンスを許諾するものではありません。製品に付属の売買契約書『Intel's Terms and Conditions of Sale』に規定されている場合を除き、インテルはいかなる責任を負うものではなく、またインテル製品の販売や使 用に関する明示または黙示の保証 (特定目的への適合性、商品適格性、あらゆる特許権、著作権、その他知的財産権の非侵害性への保証を含 む) に関してもいかなる責任も負いません。 性能に関するテストに使用されるソフトウェアとワークロードは、性能がインテル® マイクロプロセッ
この記事は、インテル® ソフトウェア・ネットワークに掲載されている「Optimizing Applications for NUMA」(http://software.intel.com/en-us/articles/optimizing-applications-for-numa) の日本語参考訳です。 編集注記: 本記事は、2012 年 8 月 10 日に公開されたものを、加筆・修正したものです。 複数のプロセッサーを備えるシステムでは、NUMA の動作を無視することはできません。この記事では、NUMA を意識したプログラミングの基本を解説しています。 概要 NUMA (Non-uniform Memory Access) とは、共有メモリー型アーキテクチャーで、マルチプロセッサー・システムにおけるプロセッサーのメインメモリーの配置を表します。ほかの多くのプロセッサー・アーキテクチャー
カーネル 3.4 以上を使用するイメージの場合、“adb shell cat /sys/kernel/debug/wakeup_sources” コマンドを使います。このコマンドを実行することで、詳細な情報が得られますが、この形式では分かりづらいでしょう。そこで、より分かりやすい方法を次に紹介します。 特定のアプリケーションを確認する簡単な方法は、“adb shell dumpsys power” コマンドを実行することです。以下は、このコマンドの典型的な出力です。コマンド発行時に使用されているユーザー・ウェイクロックがあることが分かります。このコマンドは、システムで使用されているユーザー・ウェイクロックの情報を表示します。 Power Manager State: mIsPowered=true mPowerState=3 mScreenOffTime=1618305 ms mParti
この記事は、インテル® ソフトウェア・サイトに掲載されている「Performance Benefits of Half Precision Floats」(http://software.intel.com/en-us/articles/performance-benefits-of-half-precision-floats/) の日本語参考訳です。 半精度浮動小数点とは、16 ビットの浮動小数点値です。従来の 32 ビットの単精度浮動小数点と比べるとサイズが半分で精度は低く、範囲も小さいものです。高い精度が必要ない場合、半精度浮動小数点は容量とメモリー帯域幅が半分で済むため、浮動小数点値を格納するのに便利です。16 ビット精度でも十分な場合、第 3 世代インテル® Core™ プロセッサー・ファミリーで導入された新しい半精度浮動小数点変換命令を使用することで、浮動小数点値のロードやスト
この記事は、インテル® ソフトウェア・ネットワークに掲載されている「Introduction to x64 Assembly」の日本語参考訳です。 はじめに 長年、PC プログラマーは x86 アセンブリーを使用して、高いパフォーマンスが要求されるコードを記述してきました。しかしながら、32 ビットの PC は 64 ビットに取って代わられつつあり、使用されるアセンブリー・コードも変わりました。この記事では、x64 アセンブリーの概要を説明します。x86 コードの知識はなくても構いませんが、あるとより理解しやすいでしょう。 x64 とは、インテルおよび AMD の 32 ビット x86 命令セット・アーキテクチャー (ISA) の 64 ビット拡張を表す一般的な名称です。AMD が最初に x64 を発表し、当初は x86-64 と呼ばれていましたが、後に AMD64 に変更されました。イン
この記事は、「Dynamic Resolution Rendering on OpenGL* ES 2.0」(http://software.intel.com/en-us/articles/dynamic-resolution-rendering-on-opengl-es-2) の日本語参考訳です。 ダウンロード サンプルコード: dynamic-resolution.zip [ZIP 4MB] (https://software.intel.com/file/dynamic-resolutionzip) 高コストなピクセル処理 ゲームやグラフィックス・ワークロードのパフォーマンス解析を行う場合、フラグメント (またはピクセル) シェーダーの処理は、パフォーマンス・ボトルネックになりがちです。これは当然のことだと言えるでしょう。なぜなら、フラグメント・シェーダーではライティング、テクスチ
この記事は、インテル® ソフトウェア・ネットワークに掲載されている「Intel(R) Digital Random Number Generator (DRNG) Software Implementation Guide」(http://software.intel.com/en-us/articles/intel-digital-random-number-generator-drng-software-implementation-guide/) の日本語参考訳です。 1 はじめに インテル® セキュアキー (開発コード名: Bull Mountain) は、インテル® 64 アーキテクチャーおよび IA-32 アーキテクチャーの RDRAND 命令と DRNG (Digital Random Number Generator、デジタル乱数ジェネレーター) ハードウェア実装に対してイ
この記事は、インテル® デベロッパー・ゾーンに掲載されている「Effective Use of the Intel Compiler’s Offload Features」の日本語参考訳です。 はじめに ここでは、インテル® メニー・インテグレーテッド・コア (インテル® MIC) アーキテクチャー向けのインテル® Composer XE 2013 によるヘテロジニアス・オフロード・プログラミング・モデルの最も一般的な手法を検証します。 トピック オフロードするコード領域を選択する 並列性に基づいて選択する コプロセッサーでは高度に並列化されたコード領域を実行します。シリアルコードをコプロセッサーにオフロードすると、ほとんどの場合 CPU 上で実行するよりも遅くなります。 データフローに基づいてオフロード領域のスコープを変更する 並列化レベルに基づいてオフロードするコード領域を選択すると、
記事の先頭へ戻る ビデオと関連記事 ビデオ Kung Pow Kevin Perceptual Computing Demo Lightning Perceptual Computing Demo Solar System Perceptual Computing Demo Ballista Perceptual Computing Demo 記事 Infrared5 社におけるインテル® Perceptual Computing SDK を使用した取り組みとフェイス・トラッキング 記事の先頭へ戻る サポート インテル® Perceptual Computing SDK 開発者フォーラム(英語) iSUS で関連記事を検索する よくある問い合わせ 製品リリースに関する質問 Q: インテルは 2012 年 9 月 10 日、何をリリースしたのですか? A: インテルは最初の製品版 (いわゆる
Copyright © 2011-2013 IA Software User Society. All rights reserved. この Web サイトはエクセルソフト株式会社が運営しています。 社名、製品名などは一般に各社の表示、商標または登録商標です。 iSUS について | お問い合わせ | エントリ (RSS)
Android* 開発者向けラーニングシリーズ 7: NDK ベースのインテル® アーキテクチャー向け Android* アプリケーションの開発および移植 この記事は、インテル® デベロッパー・ゾーンに掲載されている「Intel for Android* Developers Learning Series #7: Creating and Porting NDK-based Android* Applications for Intel® Architecture」の日本語参考訳です。 Native Development Kit (NDK) ツールセットを使用して、Android* アプリケーションでネイティブコードを使用することができます。これにより、既存のコードを再利用し、低レベルのハードウェアのコーディング、ネイティブコードでのみ最適な機能あるいは利用可能な機能による差別化が可能
この記事は、インテル® デベロッパー・ゾーン(IDZ)サイトに掲載されている「Graphics Acceleration for HTML5 and Java Script Engine JIT Optimization for Mobile Devices」 (http://software.intel.com/en-us/articles/graphics-acceleration-for-html5-and-java-script-engine-jit-optimization-for-mobile-devices) の日本語参考訳です。 HTML5[1] は、Web の未来であると見なされ、過去のネイティブ・アプリケーションでのみ見られたより優れたユーザー体験を提供することが期待されています。これは、これまで以上に豊かなコンテンツを扱うはるかに重いWebアプリケーションを維持するた
次のページ
このページを最初にブックマークしてみませんか?
『iSUS - 並列化、高速化のための技術ポータル』の新着エントリーを見る
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く