炭化ケイ素（ＳｉＣ）半導体は、優れた物理的・化学的特性をもつことから、シリコン（Ｓｉ）半導体を凌駕する小型で、低損失な半導体デバイスの実現が可能とされているが、デバイス作製に用いられるエピタキシャルウェハの品質が不十分なため大面積チップの作製が困難で、特に大電流デバイスの実用化に大きな障壁となっていた。この障壁を克服すべく、産業技術総合研究所（産総研）、電力中央研究所（電中研）、昭和電工（SDK）の三者は連携し、高品質なエピタキシャルウェハの安定供給のための生産拠点の構築、量産化のための技術開発をめざし、共同研究を開始した。ＳｉＣエピタキシャルウェハの調達は米国に依存している現状を打破し、 数年内に日本に拠点が構築されるか、今後の研究成果が注目される。 ＳｉＣエピタキシャルウェハは、高品質なバルクウェハの上に不純物濃度と厚みを精密に制御したＳｉＣ薄膜を堆積して作製されるが、大口径ウェハ上
