サクサク読めて、アプリ限定の機能も多数!
トップへ戻る
iPhone 16
fpga.cool.coocan.jp
ALTERAのCPLDが入手不能なので、XILIXのCPLDを使って同等性能でDiscrete DSD DAC 基板が作れないかどうか、このところ検討をしていますが、どうにもなかなか難しいというのが現状です。 S/N、要はFFT解析するところのノイズフロアを下げきれない、ノイズの挙動に奇妙なところがある、というのが今のところの結論です。聴感のみで評価する場合はALTERA版と比較してS/Nが悪いとわかる方がどれだけ存在するかどうか、というのはあります。非常にノイズレベルが低い領域での話であり、少なくとも私には比較不能ですが・・・ これというのも、A/D変換性能の非常に高いADC ICが出てきていて、法外(失礼)に高価なオーディオプレシジョンではなくても当方でも気軽に高性能な測定ができるような環境になってきている。というのがあります。 と、いうことで、CPLDの置き換えだけで簡単に、という話
SDRAMメモリーDAIを使うとどんな効果があるの? トランスポートから外部DACにデジタル信号を伝送する場合には、データとクロックを重畳したバイフェーズマークエンコードという処理を行って、S/PDIFという1線信号フォーマットで送信し、受信したDAC側でこれをデコードしてクロックとデータに分離する必要があります。 その際、宿命的にPLLを使って入力信号に同期をかける必要があり、PLLによるジッタ付加が避けられません。また、トランスポートとDAC間で長い距離を伝送する場合、伝送路による信号のなまりなどによってジッタが増える場合もあります。 さらに、同軸接続に対して光接続の方がジッタが増えるというデータもあります。 入力信号にジッタがあると、なんとなく音が濁ったように感じたり、ジッタのあるクロックでデジタルフィルタをかけると歪みが付加されて音質に悪影響が出ることになります。 ですから、ジッタ
このIPについて すべてVHDLによって記述しています。XilinxのSPARTAN XC3S200に依存するコードを含みますが、内蔵ブロックRAMの部分のみですので、他のFPGAへの移植は簡単です。 このIPにご興味のある方は、ナビゲーションメニューの「お問合せ」をご参照の上、必要事項を記入してメールにてご連絡ください。FPGA受託設計開発サービスのご利用如何にかかわらず、ソースなどは基本的に無料で開示させて頂きます。もちろんカスタマイズ等のご用命は大歓迎です。 Over Sampling Digital Filterについて 「ディジタルフィルタ」は古くて新しい重要技術かと思います。その中でオーディオ用のオーバーサンプリングタイプは、重要であることにかわりありませんが、D/Aコンバータチップ等に当然のように内蔵されて、技術自体がコモディティ化してしまった感があります。しかしながら、20
このページを最初にブックマークしてみませんか?
『fpga.cool.coocan.jp』の新着エントリーを見る
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く