サクサク読めて、アプリ限定の機能も多数!
トップへ戻る
iPhone 16
www.altima.jp
はじめに こんにちは、ぐぅです。暦の上では春ですがまだまだ寒さに震えています。 今回は UART を使用したシリアル通信についてのお話です。 UART ( Universal Asynchronous Receiver Transmitter )とは… シリアル信号をパラレル信号に変換したり、その逆でパラレル信号をシリアル信号に変換したりする通信回路のこと。 ここでよく分からない単語が出てきました。 「シリアル信号」と「パラレル信号」、それぞれはいったい何なのか? これらはシリアル通信、またはパラレル通信でやり取りされる信号(データ)のことです。 と言われてもよく分からないので、シリアル通信とパラレル通信がどう違うのか以下で説明します。 シリアル通信とパラレル通信について シリアル( Serial :連続的な)通信とは… 文字が縦一列になって順番に運ばれてくるような通信方法です。 正確には
こんにちは、ダックです。 前回符号付きの数の表し方を紹介しました。今回は浮動小数点についてです。 浮動小数点とは、小数点の位置を固定せずに表現された数です。非常に大きな数から小さな数まで表すことができます。 浮動小数点は多くの表し方がありますが、ここでは IEEE754 という方式に準拠した 32 ビット単精度浮動小数点数について扱います。この記事内で単に浮動小数点と記載した場合はこれを指します。
みなさんは FPGA という IC をご存知ですか? 「FPGA という名前は聞いたことがある。」「ハードウェアエンジニアが使っているけれど、実際どういうものかわからない。」という方もいるのではないでしょうか。 FPGA は、今や多くの電子機器に使用されている重要なパーツの一つになっています。 この特集では、FPGA をご存じないユーザー向けに FPGA をより知っていただくためのコンテンツをご紹介します。 オンラインセミナーやハンズオン形式のワークショップ、自習型のチュートリアルもご用意していますので、ぜひ 実践してみてください。 Note: インテルのプログラマブル・ソリューションズ・グループは、2024年1月 インテル企業である Altera® になりました。 耳ヨリ情報! 2024.06 [新規] 「Agilex™ 5 の設計手順を解説! SoC FPGA ハンズオンセミナー」開講
太郎です。今回は PLL (Phase Locked Loop : 位相同期回路) による分周 / 逓倍について書きます。 前回の 新人エンジニアの赤面ブログ 『バッファについて』 でもご紹介した通り、PLL のメイン構成要素は PFD / CP , LPF , VCO でした。 PLL は、リファレンス信号(以下 REF) / フィードバック信号(以下 FB)に分周器(Divider)が加わることによって、分周器 / 逓倍器として機能します。 今回は、その原理について書きます。 PLL による分周 PLL の分周回路は下図のように REF に分周器が付きます。 例として、入力 (IN) が 100 MHz, 分周器が 4 分周するものだとすると、REF は IN の 1/4 の 25 MHz となります。 すると、REF の位相 / 周波数に合うように FB の位相 / 周波数を PFD
このブログではアルティマの新人エンジニアが研修中に感じた疑問・発生したトラブルを解決するまでのフローを紹介します。 個性あふれる新人たちが奮闘から会得した実用的なノウハウを業務にご活用ください。 役立つ情報 盛りだくさん! ■アナログ関連記事 ・コイルの魔法~昇圧~ ・続!コイルの魔法~昇圧~ ・オシロスコープの引き金 ~トリガを掛ける?~ ・抵抗の種類とは!それぞれの特徴や用途について! ・受動部品・能動部品とは!それぞれの違いについて! ・人生初の回路設計までの道のり(1) ~DC/DCコンバーターの種類~ ■プログラム関連記事 ・論理回路の種類~順序?組み合わせ?~ ・ビットで表す数字の世界~符号編~ ・ビットで表す数字の世界~浮動小数点編~ ・NULL、いったい何者? ~文字列の最後を示す~ ・初期値問題 ver.C言語 ・実は同一人物!?配列とポインタ ・ASCII コードの実態
こんにちは、太郎です。 今回はクロック信号の精度表記について書きます。 クロック信号の精度を計るファンクションとして、Jitter が挙げられます。 Jitter については以前に書いた記事、「なぜ Jitter に注意しなくてはならないのか?」もあわせて参考にしてください。 今回は、以前の記事で紹介していない内容について書きます。 周波数精度について 発振子 / 発振器など、クロック信号を出力する製品のデータシートに記載されている精度表記の代表例は、PPM です。 PPM は Parts Per Million の頭文字をとったもので、100万分の1を表しています。 例えば、25 MHz の発振器の周波数精度に±20 PPM と記載されている場合は、 25 MHz x -20PPM = 500 Hz = - 0.5 x 10^-3 MHz 25 MHz x +20PPM = 500 Hz
こんにちは、太郎です。 前回は クロックジェネレーターの周波数精度について 書きましたが、今回は水晶振動子のマッチングについて書きます。 クロックジェネレーター のリファレンスとして水晶振動子を使用する場合には、クロックジェネレーターの負荷容量に応じたキャパシターの選定など、マッチング工程が重要となります。 水晶振動子と水晶発振器の違い はじめに、水晶振動子と水晶発振器の違いについて説明致します。 水晶発振器は電源を入力することでクロック信号を出力するため、単体でクロック信号出力が可能です。 FPGA のように、 IC 内部で 水晶発振回路 を構成できない IC や、クロック信号の供給が必要となる IC には、水晶発振器が必要となります。 水晶振動子と比較した場合、水晶発振器は価格的に高価で、パッケージサイズも大きめであることがデメリットです。 水晶振動子は水晶発振回路を持たないので、水晶
今日の FPGA デザインにおいて、異なるクロック・ドメイン間における信号の接続 ( CDC ( Clock Domain Crossing ))によるメタステーブルが問題になっています。従来の構造による検証だけでは、CDC 信号の検証に有効ではありません。このコラムでは CDC の問題とその検証方法について4回に分けてご説明します。 第1回:セットアップタイムやホールドタイムとは 第2回:メタステーブル とは 第3回:一般的なメタステーブル対策とその問題 第4回:メタステーブルの検証方法 第1回:セットアップタイムやホールドタイムとは FPGA や ASIC などの LSI に組み込まれている全ての FF(フリップフロップ)/レジスタ には、それぞれが入力時のデータを正しく取り入れて、出力信号を生成できるように、セットアップやホールド タイムなどのタイミング制約が定義されています。 つま
FPGA は、自由に、かつ必要な機能だけを盛り込めるプログラマブル・ロジック・デバイスです。 そんな FPGA における カスタム・ロジックの一例をご紹介します。
Intel® Programmable Solutions Group インテル® プログラマブル・ソリューションズ事業本部 インテル® プログラマブル・ソリューションズ事業本部は、FPGA、SoC、CPLD、電源、ボード ソリューション等、付加価値の高いソリューションを提供している半導体メーカーです。 インテル® のプログラマブル・ソリューションは、電子機器製品の革新と差異化、お客様の市場での成功を、迅速かつコスト効率よく実現するものです。 主な製品 インテル® FPGA インテル® FPGA (Field Programmable Gate Array) は、ハードウェア製品とソフトウェア製品の特長を兼ね備えた LSI (大規模集積回路)です。 ソフトウェアのように機能を自由に変更できますが、ハードウェア処理により CPUよりも低消費電力で、高速に動作します。 インテル® FPGA は
このページでは、インテル® FPGA の開発フローを説明し、各開発フェーズで皆さんに参照してほしい情報を紹介しています。 そもそも、FPGA って何?と思っている方や FPGA を使ってみたいけど、何からやったら良いかわからない!という方は、こちらの記事が必見です! ▶ FPGA は魔法の箱や~! <ほんとのほんとの導入編> ▶ その1. FPGA 開発をはじめるための環境づくり ▶ その2. FPGA 開発をはじめるために準備するもの ▶ その3. FPGA 開発をはじめるために必要な知識 ▶ その4. FPGA 開発の流れ ▶ その5. 役立つコンテンツの紹介 インテル® FPGA の開発を行うには、インテル® Quartus® Prime 開発ソフトウェアを使用します。Quartus® Prime の基本的な操作を簡単に理解したい方は、このチュートリアルで習得することができます。 ▶
このページを最初にブックマークしてみませんか?
『Intel® Programmable Solutions Group - 半導体事業 - マクニカ』の新着エントリーを見る
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く