サクサク読めて、アプリ限定の機能も多数!
トップへ戻る
Wikipedia
japanese.sugawara-systems.com
Verilogチュートリアル(6月10日Update) Verilog2001の言語チュートリアルです。シミュレータの内側からの視点ですので多少違和感があるかもしれませんが参考まで。 Veritakチュートリアルはこちらです.(Version 3.77E 以降 6月17日Update) Verilog HDL高度なF.A.Q.
Veritakは、高速Verilog HDLシミュレータです。WindowsXP/Windows2000/Vista(32ビット/64ビット)/Windows7(32ビット/64ビット)の環境下で動作します。 LSI エンジニアによるプロフェッショナルLSIエンジニア為の設計ツールですが、FPGAの開発ツールとしてもご利用いただけます。 フリーのWEB Editionでもゲート規模でいえば、搭載RAMも含めると100万ゲート規模の開発が可能な時代になってきました。設計ツールさえ整えれば、独自アーキテクチャでCPUやDSP等何でもFPGAで実装が可能です。また、最近は、CコンパイラもオリジナルCPUに対応させることができるような環境が整ってきました。 オリジナルCPUをFPGAで走らせる、20年前には、考えられなかった夢が今、現実になろうとしています。 FPGAでCPUを自作したい方のために
このページでは、当社で開発したIPやトランスレータを使ってVHDLコアをVerilogに翻訳したもの、OpencoresのVerilog等を紹介していきます。 とりあえず、既存の設計例を通して、CPUアーキテクチャ、HDLコーディング技法の研究にお役になれば幸いです。 1.ベンチマークテスト 同じCソースプログラムをシミュレータ上で動かして総クロック数を評価してみます。Cソースプログラムは、リードソロモン(5インターリーブ、3重訂正)です。下記オープンソースコアについて行いました。 駆動周波数の比較ではなくCPIの比較であることと、オリジナルとの比較ではなく、Opencores上での比較であることに注意してください。 SH2 T80( translated to Verilog by automatically with Veritak Translator) TV80 (T80の下にあり
このページを最初にブックマークしてみませんか?
『Verilog Simulator & VHDL Translator』の新着エントリーを見る
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く